a8体育免费观看-手机App下载

硬件开发

07-01

2023

PCB板抗ESD设计

电子设备中PCB板的抗ESD设计方法在电子产品的设计过程中，设计者通常在产品进入到生产环节时才着手考虑抗静电释放(ESD)的问题。为了能使电子设备通过抗静电释放测试，而又不破坏原有的设计，最终解决方案通常都采用了昂贵的元器件，还要在制造过程中进行手工装配，甚至需要重新设计PCB板，产品的进度势必受到影响。因此，在设计电子产品的PCB板过程中就需要考虑其优化ESD防护问题。一、ESD对电子设备的影响电子产品设计中必须遵循抗静电释放(ESD)的设计规则，因为大多数电子设备在生命期内99%的时间都处于一个充满ESD的环境之中，尤其是目前便携产品中越来越多的采用低功率逻辑芯片，它们大多数都是以CMOS工艺为基础来设计和制造的，由于金属氧化半导体(MOS)电介质击穿和双极反向结电流的限制，使得这些IC芯片对ESD非常敏感。另外，大多数的I/O端口(尤其是USB端口)都是热插拔系统，极易受到由用户或空气放电造成的ESD影响。ESD可能来自人体、家具、甚至设备自身内部。尽管电子设备完全遭受ESD损毁比较少见，然而ESD干扰却很常见，ESD干扰可能会导致设备锁死、复位、数据丢失或可靠性下降，甚至有可能造成数据位重影、产品损坏直至造成电子设备”硬故障”或元器件损坏。其结果可能是：在寒冷干燥的冬季电子设备经常出现故障现象，但是维修时又显示正常，这样势必影响用户对电子设备及其制造商的信心。由此可见，在电子产品设计尤其是其PCB板的设计过程中就考虑ESD防护是非常必要的。二、ESD产生的机理ESD是什么？ESD又是怎样进入电子设备的？当一个充电的导体接近另一个导体时，就有可能发生ESD。首先，两个导体之间会建立一个很强的电场，产生电场引起的击穿。两个导体之间的电压超过它们之间空气和绝缘介质的击穿电压时，就会产生电弧。在0。7ns到1 0ns的时间里，电弧电流会达到几十安培，有时甚至会超过1 00A。电弧将一直维持直到两个导体接触短路或者电流低到不能维持电弧为止。ESD的产生取决于物体的起始电压、电阻、电感和寄生电容，例如：人体、带电器件和机器可能产生电弧，手或金属物体可能产生尖峰电弧，家具可能产生同极性或者极性变化的多个电弧。ESD可以通过以下五种耦合途径进入电子设备：(1)初始的电场能容性耦合到表面积较大的网络上，并在离ESD电弧1 00mm处产生高达4000V/m的高压。(2)电弧注入的电荷/电流可以产生以下的损坏和故障：①穿透元器件内部薄的绝缘层，损毁MOSF ET和CMOS元器件的栅极(常见)。②CMOS器件中的触发器锁死(常见)。③短路反偏的PN结(常见)。④短路正向偏置的PN结(少见)。⑤熔化有源器件内部的焊接线或铝线(少见)。(3)电流会导致导体上产生电压脉冲(V=L×dI/dt)，这些导体可能是电源、地或信号线，这些电压脉冲将进入与这些网络相连的每一个元器件(常见)。(4)电弧会产生一个频率范围在1 M Hz到500M Hz的强磁场，并感性耦合到临近的每一个布线环路，在离ESD电弧1 00mm远的地方产生高达1 5A/m的电流。(5)电弧辐射的电磁场会耦合到长的信号线上，这些信号线起到接收天线的作用(少见)。可见，ESD频率范围宽，可能通过各种各样的耦合途径找到设备的薄弱点。为了防止ESD干扰和损毁，通常应从以下三个方面入手来综合考虑设备的抗ESD能力：元器件的选择：如考虑芯片的ESD容量、使用瞬态电压抑止器(TVS)二极管阵列等；PCB版图设计：如尽量增大接地面积、缩短PCB走线等；机械设计：如采用塑料机箱、空气空间等屏蔽措施以有效解决ESD问题。其中PCB版图设计是优化ESD防护的一个最关键要素，合理的PCB设计可以减少故障检查及返工所带来的不必要成本。三、PCB板的抗ESD设计方法通过分析ESD的产生机理和它的危害，设计者可以从以下几个方面来考虑优化ESD防护的PCB设计方案：3.1减少电路环路面积电流通过感应进入到封闭的电路环路，这些环路同时具有变化的磁通量。环路的面积与电流的幅度成正比。环路的面积越大，包含的磁通量也就越大，因而在电路中感应的电流也就越强。因此，在设计时就必须尽可能地减少环路面积。图1所示的是一种最常见的电路环路，由电源和地线所形成。在条件可能的情况下，可以采用具有电源及接地层的多层PCB设计。多层电路板不仅将电源和接地间的回路面积减到最小，而且地平面和电源平面以及排列紧密的信号线-地线间距能够减小共模阻抗(common impedance)和感性耦合，同时也减小了ESD脉冲产生的高频EM I电磁场。如果采用多层电路板受到条件的限制，那么电源线和接地线就必须采用如图2所示的网格结构。这种网格结构的栅格尺寸小于等于60mm，如果可能，栅格尺寸最好小于1 3 mm(0。5in。)。在垂直和水平线或填充区之间，要尽可能多地连接。另外，将电源和接地印制线尽可能靠近也可以降低环路面积，如图3所示。还有一个减少环路面积及感应电流的方法是减小互连器件间的平行通路，如图4所示。 3.2缩短电路连线长度长的信号线可成为接收ESD脉冲能量的天线，在设计中要尽量使用小于30cm的信号线以降低信号线作为接收ESD电磁场天线的效率。而且要尽量把互连的器件放在相邻位置，使互连的印制线长度尽可能的短。当必须采用信号连接线长于30cm时，可以采用保护线，如图5所示。在信号线附近应放置地层，信号线距接地线层(或保护线)的距离应小于1 3 mm(0。5in。)。另外一个办法是将长于30cm信号线或电源线与其接地线进行交叉布置，交叉的连线必须从上到下或从左到右的规则间隔布置，如图6所示。 3.3用TVS二极管保护所有的外部连接在电源线上增加TVS器件有助于解决来自电源端口的接到电源ESD问题，连接到Vcc和地的TVS可以防止电源出现ESD干扰，但应考虑保护电路中的寄生电感问题。在ESD事件发生时，TVS二极管通路中的寄生电感会产生严重的电压过冲。尽管使用了TVS二极管，保护电路能承受的总电压是TVS二极管钳位电压与寄生电感产生的电压之和：V T=V C+VL，由于在电感负载两端的感应电压VL=L×dI/dt，过高的过冲电压仍然可能超过被保护IC的损坏电压阈值。一个ESD瞬态感应电流在小于1 ns的时间内就能达到峰值(依据IEC 61 000-4-2标准)，例如：引线电感为每英寸20nH，线长为四分之一英寸，那么，过冲电压将是50V/1 0A的脉冲。因此，在设计时要将分流通路设计得尽可能短，以减少寄生电感效应。在设计所有的电感性通路时，必须考虑采用接地回路，即：TVS与被保护信号线之间的通路，以及连接器到TVS器件的通路。为了减少接地平面的寄生电感，要尽可能缩短TVS二极管的接地和被保护电路的接地点之间的距离。3.4减少地电荷注入在ESD对地线层的直接放电时，敏感电路可能会遭到损坏。因此，在使用TVS二极管以防止电源出现ESD干扰的同时还必须使用一个或多个高频旁路电容器，如图7所示。这些电容器接在易损元件的电源和地之间。旁路电容可以减少地电荷的注入，使得电源与接地端口的电压差被钳制。TVS使感应电流分流，保持TVS钳位电压的电位差。另外，TVS及电容器应放在距被保护的IC尽可能近的位置，为了减少寄生电感效应，要确保TVS到地通路以及电容器管脚长度最短。连接器必须安装到PCB上的铜铂层。理想情况下，铜铂层必须与PCB的接地层隔离，通过短线与焊盘连接。
07-29

2021

PCB基板材料要求

近年来，PCB市场重点从计算机转向通信，包括基站、服务器和移动终端等，以智能手机为代表的移动通信设备驱使PCB向更高密度、更轻薄、更高功能发展。印制电路技术离不开基板材料，其中也涉及到PCB用基材的技术要求。现把基板材料相关内容整理成专文，供业界参考。一、PCB板的高密度细线化的需求1.1 印刷电路板对铜箔的需求PCB全都向高密度细线化发展，HDI板尤为突出。在十年前IPC为HDI板下的定义是线宽/线距(L/S)是0.1mm/0.1mm及以下，现在行业内基本做到常规L/S为60μm，先进的L/S为40μm。日本的2013年版安装技术路线图数据是2014年HDI板常规L/S为50μm，先进的L/S为35μm，试制性的L/S为20μm。PCB线路图形形成，传统的是铜箔基板上光致成像后化学蚀刻工艺(减成法)，减成法制作精细线路的限度最小约在30μm，并且需要用薄铜箔(9~12μm)基板。由于薄铜箔CCL价格高，及薄铜箔层压缺陷多，较多工厂产生18μm铜箔然后生产中采取蚀刻减薄铜层。这种做法工序多、厚度控制难、成本高，还是希望用薄铜箔为好。还有，PCB线路L/S小于20μm情况下，一般薄铜箔也难以胜任，需要用到超薄铜箔(3~5μm)基板和附于载体的超薄铜箔。当前精细线路对铜箔要求除了厚度更薄外，同时需要铜箔表面低粗糙度。通常为提高铜箔与基材的结合力，确保导体抗剥强度，都采取铜箔层粗化处理，常规的铜箔粗糙度大于5μm。铜箔粗糙的凸峰嵌入基材是提高了抗剥离性，但在线路蚀刻时为控制导线精度不至过蚀刻，容易有嵌入基材凸峰残留，造成线路间短路或绝缘性下降，对精细线路尤为严重。因此需要低粗糙度(小于3μm)的铜箔，甚至更低粗糙度(1.5μm)的铜箔。但铜箔粗糙度降低而导体的抗剥强度仍要保持，需要对铜箔表面及基材树脂表面作特殊处理，如有开发出平滑树脂面上化学镀铜高结合力铜箔;如有“分子接合技术”，是对树脂基材表面化学处理形成一种官能基团能与铜层密切结合。1.2 印制电路板积层绝缘介质片的需求HDI板技术特点是积成法工艺(BuildingUp Process)，常用的涂树脂铜箔(RCC)，或者半固化环氧玻璃布与铜箔层压的积层难以达到精细线路。现在趋于采用半加成法(SAP)或改进型半加工法(MSAP)，即采用绝缘介质膜积层，再化学镀铜形成铜导体层，因铜层极薄容易形成精细线路。半加成法技术重点之一是积层介质材料，为符合高密度细线路要求对积层材料提出介质电气性、绝缘性、耐热性、结合力等要求，以及与HDI板工艺适应性。目前国际上的HDI积层介质材料主要是日本味之素公司的ABF/GX系列产品，以环氧树脂搭配不同固化剂，以添加无机粉末提高材料刚性及减少CTE，也有使用玻纤布增强刚性。另有日本積水化学公司的类似薄膜积层材料，台湾工研院也开发了此类材料。ABF材料也在不断改进发展，新一代积层材料特别要求表面低粗化度、低热膨胀率、低介质损耗及薄型刚强化等。全球半导体封装中IC封装载板由有机基板取代陶瓷基板，倒装芯片(FC)封装载板的节距越来越小，现在典型的线宽/线距为15μm，接下来会更细。多层的载板性能重点要求低介电性、低热膨胀系数和高耐热性，在满足性能目标基础上追求低成本的基板。现在精细线路批量化生产基本都采用绝缘介质积层结合压薄铜箔的MSPA工艺。用SAP方法制造L/S小于10μm电路图形。PCB达到更密更薄则HDI板技术从含芯板积层发展为无芯板任意层互连积层(Any layer)，同样功能的任意层互连积层HDI板比含芯板积层HDI板面积和厚度可减少约25%。这些必须使用更薄的并保持电性能良好的介质层。二、印刷电路板的高频高速化需求电子通信技术从有线到无线，从低频、低速到高频、高速。现在的手机性能已进入5G，就是有更快传输速度、更大传输容量。全球云计算时代到来使数据流量成倍增加，通讯设备高频高速化是必然趋势。PCB为适合高频、高速传输的需要，除了电路设计方面减少信号干扰与损耗，保持信号完整性，以及PCB制造保持符合设计要求外，重要的是有高性能基材。设计工程师为解决PCB增加速度和信号完整性，主要是针对电信号损失属性。基材选择的关键因素介电常数(Dk)与介质损耗(Df)，当Dk低于4与Df 0.010以下为中Dk/Df级层压板，当Dk低于3.7与Df 0.005以下为低Dk/Df级层压板，现在有多种基材进入市场可供选择。目前较多采用的高频电路板基材主要是氟系树脂、聚苯醚(PPO或PPE)树脂和改性环氧树脂这三大类材料。氟系介质基板，如聚四氟乙烯(PTFE)介电性能最低，通常应用在5GHz以上。另外还有用改性环氧FR-4或PPO基材，可用于1GHz~10GHz之间的产品。这三大类高频基板材料,以环氧树脂成本最便宜,而氟系树脂最昂贵;从介电常数、介质损耗、吸水率和频率特性考虑,氟系树脂最佳,环氧树脂较差。当产品应用的频率高过10GHz时,只有氟系树脂印制板才能适用。但PTFE其不足之处除成本高外是刚性差，及热膨胀系数较大。对于聚四氟乙烯(PTFE)而言，为改善性能用大量无机物(如二氧化硅SiO2)填充材料或玻璃布作增强，来提高基材刚性及降低其热膨胀性。另外因聚四氟乙烯树脂本身的分子惰性，造成不容易与铜箔结合性差，因此更需与铜箔结合面的特殊表面处理。处理方法上有聚四氟乙烯表面进行化学蚀刻或等离子体蚀刻，增加表面粗糙度或者在铜箔与聚四氟乙烯树脂之间增加一层粘合膜层提高结合力，但可能对介质性能有影响,整个氟系高频电路基板还需要进一步开发。由改性环氧树脂或由聚苯醚(PPE)和偏苯三酸酐(TMA)、二苯甲烷二异氰酸酯(MDI)及双马来酰亚胺(BMI)合成unique的独特绝缘树脂，与玻璃布构成类似FR-4覆铜板在现阶段被选择较多，因为具有优秀的耐热性和介电性、机械强度，并compat兼有常规PCB的加工性，会比PTFE类基板更受欢迎。玻璃布在基板中拖了Dk后腿，E玻璃布之Dk6.6(1MHz)，环氧树脂Dk 3.6(1MHz)，组成FR-4的Dk 4.2~4.8。新型NE玻璃布Dk 4.4，组成FR-4的Dk 4.0左右。采用新型NE玻璃布是降低Dk的有效方法。例如，松下推出的Megtron 6高频基板使用聚苯醚(PPO)为主要树脂，Dk=3.4，Df=0.0015(1GHz)。日本利昌工业也使用聚苯醚为主体树脂的基板，推出的CS-3376CN新基板其Dk=3.1，类同于PTFE基板。三菱瓦斯新的BT树脂基板由调整BT与环氧树脂比例，比其原有BT基板的介电特性要低近60%。依索拉的Tachyon-100G基材具有PTFE类同的电气性能，及具有FR-4类同的PCB加工条件，在40GHz下Dk 3.0和Df 0.002，达到传送100千兆位以太网（100GbE）的需要。对高频用覆铜板除了上述树脂等绝缘材料性能有特殊要求外，导体铜的表面粗糙度(轮廓)也是影响信号传输损耗的一个重要因素，这是受集肤效应(Skin Effect)的影响。集肤效应为高频信号传输时在导线产生电磁感应，在导线截面中心处电感较大，使得电流或信号趋于导线表面集中。导体表层粗糙度影响到传输信号损失，表面光滑损失小。在相同频率下，铜表面粗糙度越大，信号损耗越大，所以我们在实际生产中尽可能控制表面铜厚的粗糙度，粗糙度在不影响结合力的情况下越小越好。特别是对10 GHz以上范围的信号。在10 GHz时铜箔粗糙度需要低于1μm，使用超平面铜箔(表面粗糙度0.04μm)效果更佳。铜箔表面粗糙度还需结合适宜的氧化处理和粘合树脂系统。在不久的将来，会有一种几乎没有轮廓的涂有树脂的铜箔，能有更高的剥离强度并且不影响介质损耗。三、印制电路板的高耐热散热性需求伴随着电子设备小型化、高功能，产生高发热，电子设备的热管理要求不断增加，选择的一个解决方案是发展导热性印制电路板。能耐热和散热PCB的首要条件是基板的耐热与散热性，目前对基材通过树脂改进与添加填料在一定程度上提高了耐热与散热性，但这导热性改善是非常有限的。典型的是采用金属基板（IMS）或金属芯印制电路板，起到发热组件的散热作用，比传统的散热器、风扇冷却缩小体积与降低成本。铝是一种很有吸引力的材料，它资源丰富、成本低、良好的导热性能和强度，及环境友好，目前金属基板或金属芯多数是金属铝。铝基电路板的优点有简易经济、电子连接可靠、导热和强度高、无焊接无铅环保等，从消费品到汽车、军品和航天都可设计应用。金属基板的导热性和耐热性无需置疑，关键在于金属板与电路层间绝缘粘结剂之性能。目前热管理的驱动力重点在LED，LED的输入功率有近80%转换成热，因此LED的热管理问题深受重视，重点是LED用基板的散热性。高耐热环保型散热绝缘层材料的构成，为切入高亮度LED照明市场打下基础。四、PCB板的挠性和印制电子及其它需求4.1 挠性板需求电子设备的小型化、轻薄化，必然大量使用挠性印制电路板(FPCB)和刚挠结合印制电路板(R-FPCB)。全球的FPCB市场目前估计约130亿美元，预计每年增长率高于刚性PCB。随着应用面的扩大，除了数量增加也会有许多新的性能要求。就聚酰亚胺膜有无色透明、白色、黑色和黄色等不同种类，具有高耐热与低CTE性能，以适合不同场合使用。成本效益佳的聚酯薄膜基板同样有市场，新的性能挑战有高弹性、尺寸稳定性、膜表面品质，以及薄膜的光电耦合性和耐环境性等，以满足最终用户不断变化的要求。FPCB与刚性HDI板一样要适应高速度和高频率信号传输要求，挠性基材的介电常数和介电损耗同样必须关注，可利用聚四氟乙烯和先进的聚酰亚胺基板构成挠性电路。在聚酰亚胺树脂中添加无机粉末和碳纤维填料，可产生一种三层结构的可挠曲导热基板。选用无机填料有氮化铝(AlN)、氧化铝(Al2 O 3)和六角形氮化硼(HBN)。该基材有1.51W/mK导热性，可经受2.5kV耐电压、180度弯曲试验。FPCB应用市场如智能手机、可穿戴设备、医疗设备、机器人等，对FPCB性能结构提出新要求，开发出FPCB新产品。如超薄挠性多层板，四层FPCB从常规的0.4mm减薄至约0.2mm；高速传输挠性板，采用低Dk和低Df聚酰亚胺基材，达到5Gbps传输速度要求；大功率挠性板，采用100μm以上厚导体，以适应高功率大电流电路需要；高散热金属基挠性板是局部使用金属板衬底之R-FPCB；触觉感应性挠性板，由压力传感膜和电极夹在两个聚酰亚胺薄膜之间，组成挠性触觉传感器；可伸缩挠性板或刚挠结合板，其挠性基材为弹性体，金属导线图案的形状改进成为可伸缩。这些特殊的FPCB当然需要非常规的基材。4.2 印制电子需求印制电子近几年势头兴盛，预测到2020年代中期印制电子将有超3000亿美元的市场。印制电子技术应用于印制电路产业，是印制电路技术的一部分，这在行业内已成共识。印制电子技术最接近FPCB，现在已有PCB制造商投入印制电子，他们从挠性板开始，用印制电子电路(PEC)替代印制电路板(PCB)。目前基材和油墨材料繁多，一旦性能与成本有突破就会大量应用，PCB制造商不要错失机会。印制电子目前重点应用是低成本的制造射频识别（RFID）标签，可以成卷印刷完成。潜在的是印刷显示器、照明和有机光伏领域。可穿戴技术市场是当前新兴的一个有利市场。可穿戴技术各种产品，如智能服装和智能运动眼镜，活动监视器，睡眠传感器，智能表，增强逼真的耳机、导航罗盘等。可穿戴技术设备少不了挠性电子电路，将带动挠性印制电子电路的发展。印制电子技术的重要一方面是材料，包括基材和功能性油墨。挠性基材除现有FPCB适用外，也开发更高性能基材，目前有陶瓷和高分子树脂混合构成的高介电基板材料，还有高温基材、低温基材和无色透明基材、黄色基材等。4.3 埋置元件板需求埋置元件印制电路板(EDPCB)是实现高密度电子互连的一种产品，埋置元件技术在PCB有很大的潜力。埋置元件技术有成型元件埋置法、印制元件埋置法，印制元件又分为厚膜元件与薄膜元件。制作薄膜元件需要特种基板，如覆铜板的铜箔下层含有镍磷合金箔，供制作薄膜电阻;双面覆铜板间夹有高介电常数基材供制作平面电容，形成埋置无源元件印制板。还有开发填充陶瓷粉末的聚合物复合材料，具有介电常数高、高频率下介质损耗小、电介质层厚度薄，可制作PCB内层射频电容。埋置元件扩展到挠性印制板范畴，聚酰亚胺覆铜板也考虑制作薄膜元件的聚酰亚胺覆铜板。4.4 PCB板的其它特殊需求现在又有激光直接构件(LDS：Laser Direct Structuring)技术开发，可以用于制造电子电路和元件集成的模型互连器件，LDS工艺采用热塑性塑料和金属氧化物材料，由激光成型和电路金属化。3D打印技术在试图用于PCB制造，电路图形不局限于二维平面，成为立体构件，此技术也需要热塑性高分子材料。新兴的医疗电子设备开始登场，其中有部分装置是植入身体的，如用于血糖传感性、诊疗导管和人工耳蜗等，其采用的PCB基材是生物惰性基材(PI或LCP)，选用的导体是稳定的纯贵金属(金、铂)。总结以上PCB技术发展热点是阅看近期印制电路行业相关资料信息，归纳而成。认识难免有偏见或不完全之处，仅供参考。物联网、智慧家庭、智慧城市提出，将是电子信息产业新的增长点，将会配置许多新的电子设备，也就会有许多新的PCB及其基材需求，需早作准备，及时加入。以上就是我们a8体育免费观看为您介绍的印制电路技术发展与对基材的要求。如果您有智能电子产品的软硬件功能开发需求，可以放心交给我们，我们有丰富的电子产品定制开发经验，可以尽快评估开发周期与IC价格，也可以核算PCBA报价。我们是多家国内外芯片代理商：松翰、应广、杰理、安凯、全志、realtek，有MCU、语音IC、蓝牙IC与模块、wifi模块。我们的拥有硬件设计与软件开发能力。涵盖了电路设计、PCB设计、单片机开发、软件定制开发、APP定制开发、微信公众号开发、语音识别技术、蓝牙wifi开发等。还可以承接智能电子产品研发、家用电器方案设计、美容仪器开发、物联网应用开发、智能家居方案设计、TWS耳机开发、蓝牙耳机音箱开发、儿童玩具方案开发、电子教育产品研发。
07-28

2021

集成电路技术发展

集成电路也叫做积体电路，这是一种微型的电子器件，这种微型的结构采用一定的工艺来完成，具有所需的电路功能，里面包含了二极管、电容、电阻和电感等一系列元件，这些元件相互连接在一起并被制作在一小块介质基片中，这个介质基片被装在一个管壳内。这样一来大大缩小了电路的体积，焊接点的数目也得到减少，使得电子元件的可靠性大大提高。近年来，信息技术、软件技术等高新技术发展快速，这与集成电路技术的发展和应用有着密不可分的关系。集成电路技术不仅是信息技术的发展基石，同时也是计算机网络技术的主要发展方向，被认为是二十世纪最伟大的工程技术之一。我国正处于经济转型的关键时期，集成电路技术的发展关系到传统产业转型升级和国家经济、社会的发展，是现代产业和科技发展的重中之重。基于此，本文简要研究了集成电路技术的基本各项指标和发展趋势。半导体集成电路的具有很多优势，它功耗较低、集成度很高、体积相比来说较小以及有庞大的产业规模，正是由于这些优点以半导体集成电路为基础的通信元件被广泛应用，例如：移动电话、固定电话、笔记本电脑以及数字编解码器等一系列终端设备的制造都离不开半导体集成电路的运用。下面将会重点介绍半导体集成电路在通信系统中的应用。一、集成电路工艺水平的指标所谓集成电路，顾名思义，是采用半导体工艺技术，将二极管、晶体管、电阻、电容、电感元件等电路所需元器件，在一块或几块很小的半导体晶片或介质基片上集成制作，并形成完整的电路，最后在管壳中将制作成的电路封装起来，由此形成的具有电路功能的微型结构就是集成电路。集成电路是国家经济发展的重要基础产业，其工艺技术水平在一定程度上决定着集成电路的产业水平，下面就简要介绍衡量集成电路工艺水平的几个主要指标。(1)集成度：集成电路的集成度是指一个IC芯片上所包含的晶体管的数量，在芯片面积相同的情况下，集成度越高，意味着集成的元件数量越多，电路功能也就越强大，芯片速度、可靠性、功耗等性能都有着明显的提升，同时芯片的成本大大下降，占用重量和体积也有所减小。由此可见，集成度是衡量IC技术先进性的重要指标。(2)特征尺寸：对于电子元器件来说，其特征尺寸是指半导体器件中的最小尺寸。通过减小特征尺寸，能够有效提升IC芯片的集成度，优化其性能。光刻技术的发展是集成电路特征尺寸减小的前提所在，近年来光刻技术日渐进步，集成电路特征尺寸也越来越小，就目前来看，0.18μm、0.15μm、0.13μm级别的集成电路都已经实现了规模化生产，而在市场中，65nm和90nm级别的集成芯片也已经有了成熟的产品。(3)晶片直径：为了提升集成电路的集成度，往往需要适当增大芯片面积，但需要注意的是，芯片面积的增大，会导致每个圆片内包含的芯片数量有所减少，从而降低生产效率，导致成本增加。而增加晶片直径则能够有效解决这一问题，就目前来看，集成电路主流晶元尺寸为8英寸和12英寸，而14英寸及以上晶元尺寸的研发和应用也是大势所趋。(4)封装：IC封装最早采用插孔封装方式，为了适应电子设备高密度组装的需要，表面安装封装技术已经逐步取代传统插孔封装方式。在一些电子设备中，采用表面封装方式能够有效节约空间，优化性能，降低封装成本。相较于传统插孔封装方式来说，表面封装下的电路板费用降幅达到了60%之多。此外，近年来系统级封装技术的发展也比较迅速，系统级封装技术有利于优化系统性能，缩短开发周期，对于提升封装效率和降低成本也有着积极的作用。尤其在蓝牙模块、记忆卡、功放器等低成本、小面积、短周期、便携式的电子产品上，系统封装技术的应用优势十分明显。二、集成电路技术的发展趋势1、集成电路尺寸逐步缩小从纵向上来看，随着各种新技术的发展，集成电路芯片集成度逐年提高，基本上每三年就能够提高4倍，而加工特征尺寸不断缩小，这就是著名的摩尔定律，由Intel公司创始人之一的摩尔博士提出。近年来，集成电路芯片市场竞争日益激烈，积极提升产品性能和性价比是长远发展的关键，同时也是IC技术发展的推动力。而缩小特征尺寸则有利于提升集成度，从而提升产品性能和性价比。就目前来看，特征尺寸在22nm以下的电路已经被生产出来，集成电路正在逐渐接近物理极限。需要注意的是，受到工艺技术和经济承受力的限制，需要对尺度极限进行界定，虽然现在还没有明确的定论，但微型化发展仍然是主要趋势，集成电路的特征尺寸仍然在按照摩尔定律发展。尤其随着IC设计与工艺技术的提高，IC规模主机扩大，复杂度也越来越高，在一个芯片中，集成的晶体管数量越来越多，集成电路技术逐渐从3G时代发展到3T时代，存储量进一步增大。而集成电路的速度也越来越快，数据传输速度从Gbps发展到Tbps。在近50年内，IC技术发展快速，IC技术设计规则越来越小，而晶体管价格也逐步降低，这也是集成电路的发展趋势。2、系统集成芯片系统集成芯片也称为SOC，其能够将微处理器、模拟IP核、数字IP核及片外存储器控制结构等各种功能结合在一起，以此来提升电路系统设计的稳定性，还有利于降低功耗，从而有效解决传统集成电路能耗高、稳定性差的问题，在未来发展的过程中，必将引起以芯片为核心的电子信息产业的技术革命。3、集成电路的新材料、新技术的涌现在集成电路所有材料中，锗是最先投入使用的，之后是硅。对于光电器件等特种集成电路来说，一般会使用一些化合物半导体材料，如硫化镉、砷化镓等。相较于其他材料来说，硅材料在电学、物理等性能及成本方面有着较大的优越性，这也使得其成为当前集成电路的主流材料。硅单晶材料也处于不断发展中，硅圆片直径逐渐增大，目前已经达到了16和18英寸的水平。4、集成电路在新领域的应用当今时代是信息时代，而集成电路也在信息时代下迎来了新的发展高峰，尤其随着集成电路各种关键技术的成熟，其在各个领域中的应用也越来越广泛，在智能手机、智能汽车、联动安防等各个新领域中的应用和发展也值得期待。随着智能手机的不断发展，新的手机芯片设计技术也越来越受到关注，其中的关键在于适应计算，采用适应计算技术能有效刷新芯片实线电路，相较于当前固定不变的芯片来说，单个芯片即可实现几个芯片的功能，同时有利于提升芯片速度，降低成本和功耗。此外，在视觉修复、火车站安防系统、人脸识别、汽车智能等领域，集成电路技术的应用也越来越广泛，已经逐步深入到人们生活的各个方面。三、通信系统中集成电路的应用现如今的信息时代，人们的生活方方面面都受到信息技术的影响，各行各业都受到其带来的冲击。微电子技术作为信息技术的基础，对信息技术的发展影响巨大。而微电子技术的核心和关键是集成电路，集成电路同时也是整个信息社会发展的基础和根本，因此深入的研究和探索集成电路十分有必要。通讯网络正在由之前的大体积向小体积转变和低速率向高速率转变以及高耗能向低耗能转变，这种转变是要求在网络容量和速度得到保证的基础上进行的，同时对这种转变的研究已经成为了通讯领域现阶段的热点之一。1、有线通讯系统中集成电路的应用密集波复用技术和掺铒光纤放大器在二十世纪后期出现，这使得光纤通信展现出了强大的优势并成为了有线通信网中的首选，在传输容量和传输距离以及传输速度方便大大增强，从此慢慢终结了早期铜线通信的时代。在二十一世纪的今天，光纤通信不断发展，又出现了微电子和光电器以及光电子等一系列技术。现如今，一根光纤就可以完成上百个波长的传输，而传输距离能够达到1000Km以上。光通讯中一个最关键的组成部分是激光源，半导体激光器的寿命在之前一直很低，自上个世纪七十年代，半导体激光器的寿命问题得到了解决，长寿命的半导体激光器得到成功研制，这为光通信的实现打下了基础。这种激光器有很多的优点，例如：体积小和工作可靠性高等，使得这种激光器成为光纤通信中的理想光源。半导体激光器构成中的核心器件是集成电路，而集成电路构成的基础是硅基化合物半导体。现如今，D F B激光器的实现正是借助光电单片集成技术，而这种激光器正在广泛应用于光通信领域。光放大器和光探测器等都是光纤通信中的重要组成部分，它们核心部件的构成是利用光电子集成技术来完成的。这种技术能够将器件的各方面性能大幅度大范围的提高，并将器件都集中在同一块芯片上面，使得在体积和功耗等方面得到优化。而光的合波或者分波器在D W D M系统中的实现也是通过集成电路技术来完成的，目前正在向着全光处理以及高速传输的方向探索研究。集成光学是在集成电路广泛应用的背景下产生的，现在已经持续发展成为一门新兴的光学学科。2、无线通讯系统中集成电路的应用现如今，我国的信息化社会正在以我们想象不到的速度飞速发展，无线通信有着众多的优点，例如：及时性强和灵活方便等，这种通信技术的潜力十分广阔。第二代移动通信系统就是我们常说的2G，这种系统的是在二十世纪八十年代开始商用的，从那以后的短短30多年，无线局域网、蓝牙和全球移动通信系统，以及3G甚至4G都已经风靡全球并普及到寻常百姓的家中。各种无线终端以及移动电话也慢慢走入人们生活的方方面面，例如通过手机就可以完成酒店的预订、电影票的预订、火车票和飞机票的预订以及旅游门票的预订。与此同时，无线通讯设备的发展也越来越小型化、越来越容量达、越来越低功耗，这其中小型化的实现正是靠着电子元件的集成化来完成的。目前，移动终端的核心芯片尺寸已将缩小为不到三十平方厘米，这种转变的实现绝对离不开集成电路技术的发展，因此研究和探索集成电路是十分有必要的一件事。基带单元和射频单元都是无线通信终端的关键部件，这两个部件都是由集成电路构成的。互补型金属氧化物半导体集成电路简称CM O S，基带单元的构成正是由这种集成电路来完成的，而射频单元的构成是由半导体器件来完成的。集成电路技术正在广泛应用于无线通信基站的信号处理单元和交换设备，这使得高效的信号交换过程得以发展和实现。由此可见，无线通信借助于集成电路的发展迅速实现了快和小的特点，为用户提供了满意的服务，丰富和满足以及方便了人们的生活的方方面面。四、集成电路的应用前景通讯领域与集成电路技术就好比鱼和水的关系，通讯领域自从有了集成电路如鱼得水般的取得了长足的进展，同样的，通讯行业中新型技术的不断涌现也使得集成电路技术如鱼得水般的有了飞速的发展。现如今，通信正在向光通信转变，而通信元件的尺寸也在不断变小，正在向着纳米量级跨越。在今后，光集成必将会取代电集成，相信在不久的将来通信领域会有一个质的跨越。1、在光纤通信系统中的应用前景集成电路在光纤通信系统中的发展及研究将会聚集在新型高速全光器上面。这种全光器应该具有能够实现全光信号处理和易集成的特点，这是全光通信完成以及实现的基础。现如今，光通信系统还有一些问题需要解决，光通信网络速度还有待提高。相信在今后，随着科学技术的不断发展，新型高速全光器的应用和创新一定能够实现。2、在无线通信系统中的应用前景无线设备的终端芯片在无线通信中发挥着巨大的作用，这种芯片一直以来都向着小型化的方向发展着，但未来的研究热点并不仅限于此，应该向着多元化的方向去研究，即多业务、多功能、多种工作模式的集成电路模块。除此之外还有一些技术需要进行不断的深入研究并进行创新，如智能天线技术、无线通信终端之间的信息传递以及软件无线电技术等，这些技术都会为通信集成电路技术的发展增光添彩。总结综上所述，纵观近年来世界电子信息新兴技术和产业的发展历史我们可以发现，集成电路是当代电子信息技术的核心和发展基础，关系到国家国民经济和社会的发展，是典型的基础性、战略性和先导性产业。本文简要介绍了集成电路的概念，对集成电路工艺技术水平指标进行了梳理和归纳，最后展望了其未来发展趋势，旨在进一步促进集成电路技术的发展。硅集成电路的市场经济潜力和发展前景还十分广阔，至少还有很长时间会按照摩尔定律去稳步发展。目前对微电子技术也有了更深的研究，已经由纳米时代向深纳米时代逐步发展。在通讯行业及领域中，集成电路技术还有很大的提升空间，还有一些困难和问题需要去研究并解决。尽管如此，集成电路会随着材料制造水平的进步以及科学技术的不断发展而发挥更重要的作用，相信集成电路的发展将会对社会经济的进步和通讯行业及领域带来更好的促进作用。通讯工程的整体效益受到通讯工程技术高低的影响，因此在今后我们需要紧紧跟上时代的步伐，加大对通讯集成电路的研究和探索，从而对通讯工程的建设水平进行提升，进而促进整个人类社会的发展和进步。以上就是我们a8体育免费观看为您介绍的集成电路技术的发展趋势研究。如果您有智能电子产品的软硬件功能开发需求，可以放心交给我们，我们有丰富的电子产品定制开发经验，可以尽快评估开发周期与IC价格，也可以核算PCBA报价。我们是多家国内外芯片代理商，有MCU、语音IC、蓝牙IC与模块、wifi模块。我们的拥有硬件设计与软件开发能力。涵盖了电路设计、PCB设计、单片机开发、软件定制开发、APP定制开发、微信公众号开发、语音识别技术、蓝牙wifi开发等。还可以承接智能电子产品研发、家用电器方案设计、美容仪器开发、物联网应用开发、智能家居方案设计、TWS方案开发、蓝牙音频开发、儿童玩具方案开发、电子教育产品研发。
07-27

2021

BGA芯片PCB设计

0.5mm间距BGA芯片的PCB设计随着微电子技术和工艺的飞速发展，高密度的球栅阵列（BGA）器件具有封装体积小、单位面积引脚数量多、焊球耐冲击力强、信号完整性和散热性能佳以及更小的焊接误差等优点，因而在通信网络、消费终端、军工电子、可编程逻辑器件等领域得到了越来越广泛的应用。如今，市面上可见的BGA器件管脚数目最高可达2000多个，管脚间距最小可达0.3mm，更高的引脚数和更小的引脚间距使得硬件设计师面临巨大挑战，必须采用更先进的PCB技术来满足设计需求，而提高PCB密度最有效的方法是减少通孔的数量，及精确设置盲孔，埋孔来实现。本文以某项目采用莱迪斯公司的EPLD芯片为例，着重从高速信号回流、叠层设计、加工工艺技术等方面考虑，进行了0.5mm间距BGA封装的具体PCB设计，较好实现了单板的工作性能。一、0.5mm间距BGA某项目单板设计方案采用了莱迪斯公司的可编程逻辑器件（EPLD）芯片，该BGA器件引脚数目为256，尺寸大小10mm×10mm，焊盘间距0.5mm。芯片焊盘尺寸如图1所示。如图所示：焊盘直径为0.3mm，相邻两个焊盘的中心点间距为0.5mm，边缘间距为0.2mm（7.87mil），相邻两个对角线焊盘的中心点间距为0.47mm。显然，焊盘之间的铜线越细，铜线与焊盘的间距越小，加工工艺难度越大，PCB成本也就越高，可靠性也越差。目前，主流印制板厂商的成熟工艺水平是铜线宽度为0.1mm（4mil），铜线到焊盘间距为0.1mm（4mil），所以，如果要在0.5mmBGA芯片的两个焊盘之间画铜线，至少需要的距离是0.3mm（12mil），显然在两个焊盘之间直接画铜线不可行。另外，目前国内主流印制板厂商的最小金属化通孔大小为内径0.2mm，外径0.4mm，大于图1中两个相邻对角线焊盘0.4mm的间距，因此常规从焊盘引线打孔方法亦不可行。二、BGA芯片PCB设计方案鉴于0.5mmBGA芯片两个焊盘之间很难直接画线或焊盘直接扇出走线，也因为采用盲孔技术后，PCB加工成本急剧攀升的情况，决定在BGA特殊规则区域采用盘中孔和盲孔技术，即在0.5mmBGA芯片焊盘上直接打盲孔到紧邻的第二层，然后从第二层焊盘处继续布线。利用激光钻孔技术制作盲孔技术成熟可靠，广泛应用于0.15mm微过孔制作，但激光钻孔方式制作的盲孔深度有限，一般不能超过0.075m，因而本设计中为1~2层盲孔，顶层与第二层间的介质厚度小于0.075m，顺序层压工艺法。制作盲孔对焊接的一致性、可靠性要求较高，为防止铜氧化而造成可焊性变差，所有器件的焊盘都需经过保护涂层或电镀处理。目前一种加强焊接成功率的低成本应用技术就是“OSP（Organic Solderability Preseraties，有机保焊膜）+沉金”方案。OSP就是在洁净裸铜表面采用化学方法生成一层有机膜，该有机膜具有良好的防氧化、耐热冲击和耐湿性，防止金属铜表面在常态环境中被氧化；但在后续焊接高温环境中，此有机膜又必须很容易被助焊剂快速清除，这样刚刚裸露的干净金属铜表面就会在极短时间内与熔融焊锡立即结合成为牢固的焊点。沉金就是在PCB焊盘上电镀一层镍金，由于镍金比铜具有更强的吸附焊锡能力，可以显著增强焊接性。顺序层压法有一定的工艺局限性，它不能任意互连，所以在设计高密度的PCB时尽量少采用盲孔，采用的盲孔互连不要超过总层数一半，这样可减少层压次数和加工难度。为减少盲孔数量，设计中的0.5mmBGA芯片最外部分管脚焊盘优先通过通孔方式进行画线，靠内分部管脚才通过盲孔方式进行布线。三、BGA芯片PCB实际应用实际上，高速信号的回流路径一定是沿着阻抗最小路径进行，阻抗最小回流路径一般位于信号导体下部最近的地平面上，总回路面积越小，对外界电磁干扰也越小，也越不易受到外界干扰。因为需要在0.5mmBGA芯片的焊盘上制作盲孔，导致在PCB的第二层地平面上形成局部区域布线槽，这就肯定会破坏地平面的完整性。对于空间上任何垂直经过该区域槽的信号，其回流路径都不得不会绕过此区域，从而大大增加回流面积。为减少此区域开槽造成的影响，PCB布局布线就必须进行充分考虑，尽量不要将该BGA芯片放置在板子的靠近中心位置，避免以该开槽地平面对其它信号布线造成严重影响。单板PCB设计厚度1mm，层数为6层，叠层方案如图2所示。0.5mmBGA芯片放置在顶层TOP，第二层为地平面，顶层和地平面间的介质厚度定为0.071mm（2.8mil）（小于75m）。由于设计方案需要将盲孔贯通到第二层，然后继续在第二层就近打通孔换到其它信号层走线，这样只需在第二层中的很一小块区域开槽。为降低走线难度，第二层0.5mmBGA区域铜线宽度采用4mil，过孔类型选择内径0.2mm，外径0.4mm的通孔设计。根据阻抗设计公式计算，当铜线宽度为0.1mm（4mil）时，平面层覆铜厚度只能为18m。总结针对0.5mmBGA芯片在PCB设计使用单板局部盲孔技术后，加工成本增加不多。而从使用该EPLD器件的10块研发样板生产情况看，没有出现因为芯片进行温度较高的无铅焊接不良而导致的单板故障。该芯片管脚引出的控制信号也通过严格的时序功能测试，单板一致性和稳定性也很好，无翘曲和焊盘断裂情况发生。由于“盘中孔”和盲孔技术肯定会增加额外的PCB制作成本和设计难度，所以在系统方案设计和芯片选型的阶段，就要开始高度关注芯片的封装尺寸。在原理图和PCB设计阶段，需要合理使用BGA芯片I/O引脚功能，使得各个信号在整个BGA芯片区域尽量均匀分布。芯片按照就近布局原则，避免出现走线过长情况，以减小PCB的设计难度。同时为保证0.5mmBGA芯片的最佳焊接效果，在PCB裸板开封后24小时内必须开始焊接，否则就将PCB裸板重新进行抽真空的密封包装。以上就是我们a8体育免费观看为您介绍的0.5mm间距BGA芯片的PCB设计技术。如果您有智能电子产品的软硬件功能开发需求，可以放心交给我们，我们有丰富的电子产品定制开发经验，可以尽快评估开发周期与IC价格，也可以核算PCBA报价。我们是多家国内外芯片代理商：松翰、应广、杰理、安凯、全志、realtek，有MCU、语音IC、蓝牙IC与模块、wifi模块。我们的拥有硬件设计与软件开发能力。涵盖了电路设计、PCB设计、单片机开发、软件定制开发、APP定制开发、微信公众号开发、语音识别技术、蓝牙wifi开发等。还可以承接智能电子产品研发、家用电器方案设计、美容仪器开发、物联网应用开发、智能家居方案设计、TWS耳机开发、蓝牙耳机音箱开发、儿童玩具方案开发、电子教育产品研发。
07-26

2021

同步开关噪声分析

PCB设计中同步开关噪声问题分析随着通信设备电路板上大量使用高集成度的高速数字芯片，同步开关噪声(Simultaneous Switching Noise，SSN)问题成为制约高速PCB设计的一个瓶颈。SSN是指当器件上多个逻辑电路或I/O管脚同时处于开关状态，产生瞬间变化的电流，在经过回流路径上存在电感时，形成交流压降，从而引起噪声。如果引起地平面的波动，造成芯片地和系统地不一致，这种现象称为地弹。同样，如果引起的芯片电源和系统电源差异，就称为电源反弹。一、同步开关噪声（SSN）产生的原因与危害根据电源完整性的理论，产生SSN的一个主要原因是电源分配系统存在阻抗。具体讲就是从电源的输出端到芯片的输入端存在着一段距离，在这段路径上存在着阻抗。从集中模型来看，相当于串联了集中分布的电阻和电感元件，当一定数量的输出驱动电路同时打开时，就会有很大的电流瞬间涌入这些感性元件中，这种瞬间快速变化的电流会在感性元件上产生感应电动势，引起芯片电源输入端的供给净电压不足或过高。同样，根据信号完整性的理论，造成SSN的另一个重要原因是互感耦合，尤其是在芯片封装、PCB边沿周围产生的互感耦合。芯片B GA封装上的焊球与PCB上的过孔都属于紧耦合的多导线结构，每个I/O焊球及其相应的PCB过孔与离它最近的接地焊球和接地过孔构成一个闭合环路，当多个I/O口的状态同时发生变化时，会有瞬态I/O电流流过这些信号环路，这种瞬态I/O电流又会产生变化的磁场，从而侵入邻近的信号环路造成感应电压噪声。SSN危害是非常大的，会增加电源噪声，影响信号质量和时序，从而导致数字电路误采样。另外，SSN引起的问题一般隐藏很深，只是在器件多个逻辑单元同时开关时才发生，用正常的业务测试方法很难发现，容易漏测，这给设备可靠运行带来了巨大风险。本文基于同步开关噪声的机理，设计了一种暴露SSN问题的可靠性测试方法，并利用这种方法发现一个具体的Serdes链路异常问题，针对该问题，借助噪声和阻抗分析等实验验证方法找到了PCB设计上存在的缺陷并进行了修改。最后，总结输出PCB设计过程中抑制同步开关噪声的一些方法。二、同步开关噪声（SSN）可靠性测试方法可靠性测试就是让设备暴露在各种可能的极限工作状态下进行验证，找到系统的设计缺陷，对同步开关噪声来说，我们可以从产生的机理和常见的危害来设计测试用例。例如，当大量总线在同一时刻切换，会在相邻的管脚上引入串扰噪声，对这种情况，在测试设计时需要对被测设备施加一种特殊的业务负荷，让总线暴露在尽可能大的串扰条件下，并用示波器观察总线信号质量和时序是否可接受。以16位并行总线为例，为了将这种影响极端化，设计测试报文时让16根信号中有15根线的跳变方向一致，即15根信号线都同时从0跳变到1，同时让另一根被干扰的信号线从1下跳到0。可以设计一个循环程序，让16根线依次遍历这种测试场景。另外，同步开关噪声也可能影响回流路径上的敏感信号，这是并行总线非常恶劣的一种工作状态，为了验证产品在这种工作条件下工作是否可靠，必须在被测设备加上一种特殊的SSN测试报文进行验证。如果被测总线为16位宽，要使所有16根信号线同步翻转，报文内容应该为:FFFF 0000;如果被测总线为32位宽，要使所有32根信号线同步翻转，测试报文内容应该为:FFFF FFFF 0000 0000。当然，设备的工作环境也可能有高温或低温的情况，而温度对电路的影响是十分显著的，比如低温和高温时电容的容值会发生变化，低温时器件内部的时序参数会发生漂移，高温时PCB走线的阻抗变大等，因此在进行上述SSN可靠性测试时，还需要增加温度应力来验证系统的可靠性。三、同步开关噪声抑制方法通过Serdes链路异常问题的分析，可见同步开关噪声对电路可靠性的影响越来越大，随着器件速率的不断提高，这一影响将更加明显，那么，如何尽量避免SSN问题带来的危害呢?一般我们在单板PCB设计时可以参照如下规则进行设计。(1)DDR存储类器件，数据总线最好不要走在同一层，降低SSN情况下对参考平面噪声的影响;可以考虑和地址总线布在同一层，数据总线优先参考其I/O电源。(2)Serdes等敏感信号尽量避免走在参考平面边缘。(3)Serdes等敏感信号和RAM数据总线在PCB上尽量拉开距离，布在不同走线层，避免参考同一电源平面。(4)在满足通流的情况下，电源平面不要铺得太大。在有高速I/O信号或者Serdes敏感信号参考该平面情况下，在没有使用该电源的地方做铺地处理。(5)电源平面不能大面积没有高频去耦电容，尤其是平面边缘有高速信号跨分割的地方推荐添加去耦电容，去耦电容可以使用分立电容或埋容。(6)进行电源平面谐振仿真分析评估，尽量避免和存储类器件工作频率产生谐振。(7)在紧靠芯片的电源输入端加足够的退耦电容，可以起到稳压的作用，并最好使用L型或π型LC滤波电路。(8)I/O的布线层优先靠近TOP面，减小信号换层引起的环路电感。(9)逻辑芯片的pin排布时，将堆在一起的同步I/O散开，减小空间耦合引起的环路电感，未使用的pin脚接地或电源处理，增加返回路径。(10)在芯片内加旁路电容或选用低阻抗特性封装的芯片。(11)对于抑制甚高频的同步开关噪声，可以考虑采用高阻抗电磁表面结构(EB G)，采用EB G结构作为PCB衬底时，可以实现在微带电路衬底中集成具有很宽阻带的滤波器，当和其他电路元件有机地结合起来时，可节省电路空间。总结总的来说，文中提到的根据单板上逻辑单元或I/O接口的总线结构，在测试阶段构造特殊报文，让这些接口同步翻转的测试方法，能快速发现设计缺陷，暴露电路板上潜在的同步开关噪声问题，提升单板的可靠性。同时，根据具体问题总结出的抑制同步开关噪声的方法既是前期设计阶段需要遵循的原则，也是后期解决问题的方案。后续我们还可以通过等效模型的方法，在前期对单板可能存在的同步开关噪声风险进行仿真分析，提前规避问题。也可以设计出可编程的SSN测试程序，让芯片厂家内嵌在控制器里，可以在可靠性测试阶段直接调用验证，增强单板的可测试性。以上就是我们a8体育免费观看为您介绍的PCB设计中同步开关噪声问题分析。如果您有智能电子产品的软硬件功能开发需求，可以放心交给我们，我们有丰富的电子产品定制开发经验，可以尽快评估开发周期与IC价格，也可以核算PCBA报价。我们是多家国内外芯片代理商：松翰、应广、杰理、安凯、全志、realtek，有MCU、语音IC、蓝牙IC与模块、wifi模块。我们的拥有硬件设计与软件开发能力。涵盖了电路设计、PCB设计、单片机开发、软件定制开发、APP定制开发、微信公众号开发、语音识别技术、蓝牙wifi开发等。还可以承接智能电子产品研发、家用电器方案设计、美容仪器开发、物联网应用开发、智能家居方案设计、TWS耳机开发、蓝牙耳机音箱开发、儿童玩具方案开发、电子教育产品研发。
07-25

2021

高速PCB设计规范

高速PCB设计是我国电子行业发展的一个必要阶段，主要是保证电子产品的稳定性和兼容性。高速PCB设计是一个很复杂、专业性很强的工作，对设计人员的专业性，以及工作经验都有着相对较高的要求。另外，在高速PCB设计的过程中，需要的规则有很多，但是在这些规则里，经常会发生冲突和矛盾，导致高速PCB设计工作无法顺利进行。因此，在这个情况下，设计人员就需要根据自身的高速PCB设计经验，以及从设计的实际情况出发，做出相应的判断，进行有效的解决，进而保证高速PCB设计工作的顺利展开，保证电子数字化系统的稳定性和安全性，对其功能的实现，也起到了非常重要的作用和意义。一、高速PCB设计规则分析为了提升高速PCB设计的质量，需要对设计规则进行一定的了解，例如：布局，布线等方面，这样可以保证高速PCB设计中的针对性，具体的内容如下：1.1布局在高速PCB布局的过程中，一定要从整体的角度出发，根据整体到细节的原则展开规划，保证高速PCB设计的准确性。那么，在高速PCB布局设计的过程中，具体的内容如下：（1）高速PCB布局设计的过程中，一定要尽可能错度按高频元器件之间的连接，降低它们分布参数和相互之间的电磁干扰。同时，针对容易受到干扰的元器件，它们之间一定不能相互离的太近，输入和输出元器件之间保持着一定距离，这样可以降低对元器件的干扰。（2）元器件若质量较重的情况下，应当利用支架进行相应的固定，然后再进行相应的焊接工作。但是，针对那些又大又重、热量发热的元器件，一定不能在印制板上，而应装在整机的机箱底板上，且应考虑散热问题，这样可以保证布局的合理性。（3）针对电路板附近的元器件，应当与电路板保持一定的距离，一般情况下应当控制在2mm。同时，电路板的最佳形状，应当为矩形。另外，当电路板面尺寸为200mm×150mm的时候，一定要考虑对电路板所受到机械强度，保证高速PCB设计的合理性。1.2布线（1）输入输出端所用的导线，一定要尽量避免相邻平行的现象，最好是利用加线间地线，这样可以保证保证布线的合理性。（2）印制导向的最小宽度主要是由导线与基板间的粘附强度和流过它们之间的电流值决定。同时，在高速PCB布线设计的过程中，若是铜箔的厚度为0.05mm，宽度为1mm~15mm，并且通过电流小于2A，温度是不会高于3℃的。另外，针对集成电流，尤其是数字电路，一般情况下选择0.02mm~0.3mm导线宽度，这样可以保证系统运行的稳定性。但是，在高速PCB设计的过程中，是有误差存在的，所以一定要控制其误差，一般情况下应当控制在5mm~8mm之间即可。二、高速PCB设计内容分析在高速PCB设计的过程中，所包含的内容有很多，例如：前期的准备工作、布局的设计、布线设计等方面，只有对各项环节进行详细的了解，并且加强设计力度，才能保证高速PCB设计的质量，下面就针对这几方面，简要介绍一些设计中的经验：2.1准备工作高速PCB设计前期的准备工作，直接影响着设计工作的展开，以及设计工作的速度。因此，在高速PCB设计的过程中，一定要做好详细的准备工作，根据设计人员的设计工作经验，可以从以下几个方面展开：（1）做好详细的电路图。电路图的准确性和全面性，直接影响着高速PCB设计的质量，尽管利用计算机可以对高速PCB设计，进行相应的调整和更改。但是，在影响度的过程中，若是一个元件更改，整体布局度就会随之发生改变，这样就会影响高速PCB设计的质量和进程。因此，根据设计人员的相关经验，一定要做好相应的电路图，这样才能保证高速PCB设计的准确性，以及设计的质量。（2）电路元件装封。电路元件装封是高速PCB设计的重要依据，但是在设计封装的过程中，一定要在实物的基础之上，并且要预留出一定的空间。在空间预留的过程中，应当根据相应的数据和信息进行计算，不能出现随意估计的现象，这样主要是避免高速PCB设计出产品的稳定性，若是情况相对较为严重的话，还会出现报废的现象。（3）产品外部的实际尺寸和大小。外部的实际尺寸和大小直接影响了高速PCB的大小。因此，在高速PCB设计的过程中，一定要将高速PCB设计和外部设计相互结合起来。同时在设计的过程中，若是外部面板上的可调元件，接插件和开关性元件安装在高速PCB上，那么高速PCB和外部应当进行综合性的考虑，确保良好的协调一起进行设计，从而保证高速PCB设计的质量。2.2高速PCB大小的合理性高速PCB大小是设计中非常重要的一项内容。在高速PCB设计的过程中，若是高速PCB尺寸相对较大的话，印制线条就会相对较长，这样阻抗就会随之增加，抗噪能力也会随之性下降。高速PCB尺寸相对较小的话，元器件的散热性能就会相对较差，安装也会相对较为困难，其干扰性也会相对较大。因此，高速PCB设计的过程中，尺寸一定要根据电路的实际情况进行设计，这样可以进一步的保证高速PCB设计的准确性。2.3高速PCB的整体布局设计布局设计是高速PCB设计的一个总体规划，因此在高速PCB设计的过程中，一定要对整体布局设计给予足够的重视。那么，在具体设计的过程中，可以从以下几个方面展开：（1）一般情况下，电子电路都由输入级、中间级、输出级等方面构成。因此，在高速PCB设计的过程中，整体布局应该按照信号流程，对电路单元位置进行合理的布局，这样可以保证各种信号传输的稳定性。（2）在各个功能单元电路布局设计的过程中，主要是以元件为主，围绕着这个中心点进行相应的布局，进而保证高速PCB设计的完整性。（3）针对特殊元件的布局设计，应当根据其特殊性，设置相对合适的位置。（4）在高速PCB设计的过程中，若是有一些相对较重元件的话，应当设计固定支架的位置，并且注重各个部分的平衡性，这样为后期的的生产，提供了相对便利的条件。（5）针对发热性能相对较高的元器件，一定设置相应的散热性，或者采取相应的散热方式，来保证元器件的稳定性。2.4高速PCB布线设计（1）数字信号和高频模拟信号都是有谐波存在的。因此，在设计的过程中，印制导线拐弯处一定不能设计直角和夹角的，可以利用圆弧的设计形态，这样可以起到防辐射的作用。（2）在设计的过程中，针对高速PCB铜箔面积相对较大的话，可以利用网格的形式进行设计，其主要的目的就是避免变形的现象发生。2.5地线设计地线设计是高速PCB设计中非常重要的一项内容，主要可以从以下几个方面展开：（1）地线设计是高速PCB设计中，非常重要的一项内容，一定要对其结构进行详细的了解，其中主要包括有：系统地、屏蔽地、数字地和模拟地等方面构成。（2）在设计的过程中，尽量使用加粗的地线，这样可以保证电流运行的稳定性，并且可以允许3倍的电流流过。（3）在地线设计的过程中，各个地线结构一定要形成闭合回路，这样可起到康噪音的作用，并且还有效的缩小了电位差的现象。总结综上所述，本文对高速PCB设计的一些规则的相关内容，进行了简要的分析和阐述，并且从高速PCB大小的合理性、高速PCB的整体布局设计、高速PCB布线设计、地线设计等方面，对其设计的经验进行了简要的探讨，其主要的目的就是保证高速PCB的质量和进度，为我国电子行业的发展，给予了重要的支持。以上就是我们a8体育免费观看为您介绍的高速PCB的设计经验。如果您有智能电子产品的软硬件功能开发需求，可以放心交给我们，我们有丰富的电子产品定制开发经验，可以尽快评估开发周期与IC价格，也可以核算PCBA报价。我们是多家国内外芯片代理商：松翰、应广、杰理、安凯、全志、realtek，有MCU、语音IC、蓝牙IC与模块、wifi模块。我们的拥有硬件设计与软件开发能力。涵盖了电路设计、PCB设计、单片机开发、软件定制开发、APP定制开发、微信公众号开发、语音识别技术、蓝牙wifi开发等。还可以承接智能电子产品研发、家用电器方案设计、美容仪器开发、物联网应用开发、智能家居方案设计、TWS耳机开发、蓝牙耳机音箱开发、儿童玩具方案开发、电子教育产品研发。
07-24

2021

数字电路PCB设计

基于SI的数字电路PCB高速设计近几年来,随着集成电路工艺技术的飞速发展,使得其工作的速度越来越高。这样就带来了一个问题,体积减小使得电路的布局布线密度变大,集成电路输出开关速度变快,而同时信号工作频率不断提高,因此如何处理高速信号,保证系统设计性能成为一个设计能否成功的关键因素。随着电子系统时钟频率迅速提高,信号边沿不断变陡,印刷电路板的线迹互连和板层特性对系统电气性能的影响也越发重要。对于低频设计,线迹互连和板层的影响可以不考虑。而当系统工作频率超过50MHz时,一方面互连关系必须考虑传输线的影响,另一方面评价系统性能也应考虑印刷电路板板材的电参数。因此,高速系统的设计必须面对互连延迟引起的时序问题以及串扰、传输线效应等信号完整性(信号质量)问题。如何在系统设计以及极板设计中考虑到信号完整性的因素,并采取有效的控制措施,已经成为当今系统设计工程师和PCB设计业界中的一个热门课题。一、确保PCB板信号完整性的方法1.1隔离PCB板上的器件有各种边值(edgerates)和各种容性噪声。最直接的提高信号完整性的方法是根据它们不同的边值和灵敏度,将它们在PCB上物理地隔离开来。1.2阻抗、反射和终端负载阻抗控制和终端负载是高速设计中的基础问题。在每个射频电路设计中也是个核心问题。然而一些数字电路运行的频率超过了射频电路,在设计中仍然没有考虑阻抗和终端负载,阻抗失配会对数字电路产生以下致命影响:(1)数字信号将会在接受设备输入端和发射设备输出端间造成反射,反射信号被弹回并沿着线的两端传播直到最后被完全吸收；(2)反射信号造成信号通过传输线的振铃效应,振铃将影响电压和信号时延甚至信号的完全恶化；(3)失配信号路径可能导致信号对环境的辐射；阻抗不匹配所引发的问题可以通过终端负载来减小。通常在靠近接收器的信号线上放置一个或两个分离的终端负载,简单的做法是串接低值的排阻。终端负载限制信号的上升时间并能部分地吸收反射能量。值得注意的是终端负载并不能完全消除由于阻抗不匹配所引起的破坏性的影响。然而仔细地挑选合适的器件,终端负载可以有效地控制信号的完整性。并不是所有的布线都需要阻抗控制,这要由设计者来决定是否进行匹配。各种应用中规则是多种多样的,但一般会遵循布线长度和信号的上升时间之间的规则,即通用的对阻抗控制规则是布线长度大于上升时间的1/6时,必须进行阻抗匹配。1.3层面和层面分割经常被数字设计者忽略的一个问题是回路的电流传播。举例来说,假设一个单向信号在两个门之间传输(如图2所示),电流会在门A到门B的回路中传播,然后通过地线连接端回到门A.,这里存在两个潜在的问题:(1)接地应靠一个低阻抗值的路径来接。如果是用一个高阻抗值的路径,那么在图2的接地管脚就会有压降,这将会破坏所有器件对地的参考和降低输入噪声容限；(2)电流回路所造成的回路面积尽可能小。回路就相当于天线,通常来讲,大的回路面积会增加回路辐射和导电的机会,每个PCB的设计者都希望返回的电流直接沿着信号线,这样可以得到最小的回路面积；用大面积地线层可以同时解决上面的的问题。大面积接地在所有的接地点之间提供低阻抗,同时允许回路电流直接通过各自的信号路径传输。PCB设计者一个常犯的错误是在地线层开槽(如图3a所示)。图3(a)显示的是当信号线绕过地线层的开槽时的电流流向。回路电流将被迫绕过开槽,这就必然会产生大的环流回路。图3(b)显示的是地线层没有开槽时的电流流向。通常来讲,地线层不能开槽。然而也存在开槽无法避免的情况,当发生时,PCB的设计者必须保证没有任何信号路径经过开槽部分。在带有镜像差异的电源层中也应注意层面间区域的面积,PCB的电源层和地线层在板子的边缘有辐射。从边缘辐射出来的电磁能量可能破坏临近的连接板。解决的办法是缩小电源层,使其与地线层交叠一段固定的距离。这样可以减小板外部直接区域的电磁辐射能量值,而且降低了电磁泄漏对邻近板的影响。1.4信号布线保证信号完整性最重要的就是信号线的物理布线。高速信号在不连续的信号线中不能传播。图4(a)所示的右转角是通常比较容易犯的有问题的布线方法,这样的布线在低频率下没有问题,如果在高频下就会辐射。要用图4(b)一个45o或图4(c)两个45度的转角来替代。在高速电路设计中,对信号布线如果没有特别的原因,应该尽可能消除所有的短接线,短接线就如同由于信号线的阻抗失配而引发的辐射一样。另外在高速电路设计的布线中特别需要注意差分对的布线。差分对是通过两条完全互补信号线驱动的,差分对可以很好地避免噪声干扰和改进S/N率。然而差分对信号线对布线有特别高的要求:(1)两条线必须尽可能靠近布线；(2)两条线必须长度完全一致；1.5克服串扰在PCB设计中,串扰问题是另一个值得关注的问题当信号线间的间隔太小时,信号线间的电磁区将相互影响,从而导致信号的恶化,形成串扰。串扰可以通过增加信号线的间距解决。然而,PCB设计者通常受制于日益紧缩的布线空间和狭窄的信号线间距,由于在设计中没有更多的选择,从而不可避免地在设计中引入一些串扰问题。文献中给出了许多可靠间距的相关规则,常用规则是3W规则,即相邻信号线间距至少应为信号线宽度的3倍。然而,实际中可接受的信号线间距依赖于实际的应用、工作环境及设计冗余等因素。因此,当串扰问题不可避免时,就应该对串扰定量化,设计者可以通过计算机仿真决定信号完整性效果和评估系统的串扰影响效果。结论信号完整性是贯穿于高速数字电路设计中最重要的问题之一,在此列出几种在数字电路设计中保证信号完整性的方法:(1)对灵敏元件实施与噪声器件的物理隔离；(2)阻抗控制、反射和信号终端匹配；(3)用连续的电源和地平面层；(4)布线中尽量避免采用直角；(5)差分对布线长度相等；(6)高速电路设计中应考虑串扰问题；(7)电源进行退耦处理。在PCB板的设计过程中充分考虑到信号完整性的因素,并采取有效的控制措施,从而可以设计出安全可靠的高速电路。本文作者创新点:信号完整性(SI)问题已经成为当今PCB设计业界中一个新的热门课题。本文阐述了高速PCB电路设计中的典型信号完整性问题.描述了信号完整性问题的表现形式,着重分析了影响信号完整性的几个常见问题——串扰,电磁干扰和反射等。并有针对性地提出了解决问题的具体方案。在电路设计中,采取相应的措施能有效地提高信号完整性。以上就是我们a8体育免费观看为您介绍的基于SI的数字电路PCB高速设计技术。如果您有智能电子产品的软硬件功能开发需求，可以放心交给我们，我们有丰富的电子产品定制开发经验，可以尽快评估开发周期与IC价格，也可以核算PCBA报价。我们是多家国内外芯片代理商：松翰、应广、杰理、安凯、全志、realtek，有MCU、语音IC、蓝牙IC与模块、wifi模块。我们的拥有硬件设计与软件开发能力。涵盖了电路设计、PCB设计、单片机开发、软件定制开发、APP定制开发、微信公众号开发、语音识别技术、蓝牙wifi开发等。还可以承接智能电子产品研发、家用电器方案设计、美容仪器开发、物联网应用开发、智能家居方案设计、TWS耳机开发、蓝牙耳机音箱开发、儿童玩具方案开发、电子教育产品研发。注：部分图片内容来源于网络，如有侵权，请联系删除。
07-23

2021

高速电路串扰问题

高速电路PCB设计中串扰问题的抑制随着PCB设计的飞速发展，其高速化和小型化已成为一种趋势。一方面是由于PCB电路板尺寸的变小，布线密度大大增加;一方面是信号频率变高，边沿变陡。这样，在高频电路PCB电路板的设计中，信号间的串扰问题越来越不可忽视。这是在高频PCB电路板设计中需要重点考虑的问题。通过对串扰问题的分析，可以在PCB设计中迅速地发现、定位和解决串扰问题。那么串扰是如何产生的？与哪些因素有关系？对PCB电路有什么影响？而又如何控制呢？一、串扰问题的产生信号传输线之间的互感和互容是引起串扰问题的2个重要因素。信号传输线包括印制线、导线和电缆束等。串扰就是电信号从一根传输线耦合到另一根传输线上。信号的交变电流通过传输线时，就在其周围产生磁场，当不同的传输线产生的电磁场发生叠加并相互作用时，就会产生串扰现象。在数字电路中，由于主要是脉冲电路，串扰发生在信号跳变的过程中，信号变化得越快，产生的串扰也就越大。如图1所示，沿传输线由A到B传播的变化的信号，在传输线CD上产生耦合信号。当变化的信号恢复到稳定的直流电平时，耦合信号也就不存在了。串扰可以分为容性耦合串扰(Sc)和感性耦合串扰(Sl)。容性耦合串扰，是当干扰线上有信号传输时，由于信号边沿电压的变化，在信号边沿附近的区域，干扰线上的分布电容会感应出时变的电场，而受害线处于这个电场里面，所以变化的电场会在受害线上产生感应电流。由此产生容性耦合串扰。如图2所示。感性耦合串扰，是当信号在干扰线上传播时，由于信号电流的变化，在信号跃变的附近区域，通过分布电感的作用将产生时变的磁场，变化的磁场在受害线上将感应出噪声电压，进而形成感性的耦合电流，由此产生的串扰为感性耦合串扰。如图3所示。二、影响串扰的参数因素（1）信号传输线耦合长度对串扰的影响：信号传输线的耦合长度不同，产生的串扰的程度是不同的。对于远端串扰与信号传输线的长度是成正比的，耦合长度越长，串扰越大。而对于近端串扰，只有当耦合长度小于饱和长度时，串扰才随着耦合长度的增加而增加，在耦合长度大于饱和长度时，近端串扰是一个稳定值。（2）线间距对串扰的影响：线间距是与串扰成反比例的。当线间距大于或等于线宽的3倍时，串扰是很小的。（3）信号上升时间对串扰的影响：在高速PCB设计中，信号上升时间的快慢，对信号串扰的影响很大。随着上升时间的变短，特别是当平行走线长度小于饱和长度时，串扰电压幅度将迅速减小。因此在现代高速板设计中，具有快速边沿速率的器件越来越被广泛使用。（4）介质层厚度对串扰的影响：串扰与介质的厚度成反比列关系。介质厚度越薄，引起的串扰就越小。三、串扰对高速PCB电路的影响串扰在高速高密度PCB电路中普遍存在。其每条信号传输线对和它最近的信号线都相互影响。在高速PCB设计中，要正确处理信号线的串扰问题，提高信号线的抗干扰能力。一般串扰对高速PCB电路产生以下两种影响。（1）串扰引起误触发：信号串扰是高速PCB设计所面临的信号完整性问题中的一个重要内容。由串扰引起的数字电路功能错误是最常见的一种。（2）串扰引起的触发延时：在数字电路设计中，时序是重点考虑的问题。由于串扰的存在，而导致时序的延时。四、串扰问题的抑制串扰在高速PCB设计中是要重点关注的问题，虽然要消除串扰是不可能的，但是将其抑制在可以容忍的范围内，技术上还是能够做到的。在高速PCB设计的整个过程中包括了电路设计、芯片选择、原理图设计、PCB布局布线等步骤，设计时需要在不同的步骤里发现串扰并采取办法来抑制它，以达到减小干扰的目的。控制串扰问题可以从以下几个方面考虑:4.1通过控制信号来抑制串扰传输信号沿的变换速率对抑制串扰也有影响。其变换速率越快，对串扰的影响就越大。因此在器件选型的时候，在满足设计规范的同时尽量选择慢速的器件，并且避免不同种类的信号混合使用，因为快速变换的信号对慢变换的信号有潜在的串扰危险。通过PCB电路设计，使得信号传输线的阻抗相匹配。要尽量使传输线近端或远端的终端阻抗与传输线阻抗相匹配，这样可以对串扰的幅度进行抑制，进而达到抑制串扰的目的。4.2采用屏蔽措施为高速信号提供包地是解决串扰问题的一个有效途径。但是，包地又增加了布线量，从而导致有限的布线区域更加拥挤。地线屏蔽要求接地点间距要满足一定的要求，一般小于信号变化沿长度的2倍。同时地线也会增大信号的分布电容，使传输线阻抗增大，信号沿变缓。4.3从产品设计上抑制串扰对于敏感的内部电路要防止外界干扰信号的注入;同时也要防止内部的噪声电路与其他信号线之间的串扰，特别是对I/O信号线之间的串扰。4.4通过PCB布线层和布线间距抑制串扰通过对布线层和布线间距的合理设置，有效的缩短并行信号线的长度，增大信号传输线的间距，都可以有效的抑制串扰。增大印制线之间的距离可以减小容性耦合，而在印制线之间插入一根地线，对减小容性串扰更有效。抑制感性耦合相对比较难，要尽量降低回路数量，禁止信号回路共用同一段导线。同时由于容性耦合和感性耦合产生的串扰随受干扰线路负载阻抗的增大而增大，所以减小负载以达到减小耦合干扰的影响。在条件允许的情况下，尽量增大走线间的距离，减小平行走线的长度，必要时可以采用固定最大平行长度推挤的布线方式，即jog走线。这种布线方式可以有效抑制串扰。如图4所示。与地线相邻的信号层应布低电平模拟信号线和高速数字信号线，而与地线较远的信号层应布低速信号线和高电平模拟信号线。减少平行布线，特别是输人端与输出端的布线，要严格禁止平行。这样就可以避免反馈耦合，从而有效抑制了串扰的发生。在PCB设计中，印制导线拐弯处一般取135度钝角。时钟线要与地线层相邻，线宽尽量加大，每根时钟线的线宽应一致。应尽量加大电源线和地线的线宽。一般数字电路信号线宽度应在8mil—10mil之间，线间距应在6mil—8mil。而对于0.5mm脚间距的器件布线宽度应不小于12mil，高速信号线要设计成带状线或嵌入式微带线。如果两个信号层是邻近的，布线时按正交方向进行布线，以减少层与层之间的耦合，通过端接，使传输线的远端和近端阻抗与传输线匹配，进而减小串扰。在PCB设计中，一般采用统一的地，通过数字电路和模拟电路分区布局布线。数字地与模拟地要分开，布线不能跨越分区间隙，否则串扰将会急剧增强。总结串扰在高速高密度的PCB设计中是普遍存在的，串扰对电路的影响是不能忽视的。为了减少串扰，最有效的方法就是减少不良的信号耦合，在PCB设计中尽可能减少串扰发生的可能，使串扰影响达到最小程度。以上就是本人结合PCB设计的一些经验，并参阅了一些相关的专业书籍，对高速高密度的PCB设计中的串扰问题提出了一些解决的办法，供同行们在以后的高速高密度的PCB设计中借鉴。以上就是我们a8体育免费观看为您介绍的高速电路PCB设计中串扰问题的抑制方法。如果您有智能电子产品的软硬件功能开发需求，可以放心交给我们，我们有丰富的电子产品定制开发经验，可以尽快评估开发周期与IC价格，也可以核算PCBA报价。我们是多家国内外芯片代理商：松翰、应广、杰理、安凯、全志、realtek，有MCU、语音IC、蓝牙IC与模块、wifi模块。我们的拥有硬件设计与软件开发能力。涵盖了电路设计、PCB设计、单片机开发、软件定制开发、APP定制开发、微信公众号开发、语音识别技术、蓝牙wifi开发等。还可以承接智能电子产品研发、家用电器方案设计、美容仪器开发、物联网应用开发、智能家居方案设计、TWS耳机开发、蓝牙耳机音箱开发、儿童玩具方案开发、电子教育产品研发。
07-22

2021

电路板改装工艺分析

由于设计更改、制造等原因，在很多电子电气产品研制单位，改装工作几乎不可避免。所谓改装是指为满足新的标准，对产品的功能所做的修改。如由于设计方案和技术状态改变造成的电路连接或元器件变化，即导线的增减、元器件的增减或变更以及与之所带来的相应的结构上的变化。航天标准QJ2940A-2001中规定：“印制电路板组装件的改装是指连接特性的改变。这种特性的改变是通过切断印制导线、增加元器件以及切断和增加导线（引线）连接来实现的。”印制电路板组装件发生改装的原因通常是设计更改以及可靠性、安全性的需求。对于部分产品而言，这种改装是无奈的，很多时候也是不可避免的。例如当某一印制电路板需要进行设计更改时，通常的选择有两种：其一，是通过改装的办法实现设计更改。此种办法的优点显而易见：周期短、成本低、易实现。缺点是改装及由改装带来的风险要经过充分论证，如改装后元器件的固定方式、焊点质量、安全间距等。改装经常会伴生出许多意想不到的情况，如对周边器件的影响、改装部分在各种环境实验中的性能等。其二，是重新制板，重新焊接。这种办法的优点在于风险受控，可以彻底解决由改装带来的一系列问题；缺点则非常明显：所有元器件都要有足够的余量（对于很多价格昂贵的元器件这实际上很难做到）；已经进行完的环境试验都必须重新进行，而这两点及由这两方面因素导致的拖期是很多研制单位所不能承受的。一、印制电路板组装件的改装印制电路板组装件的改装通常包括元器件的增添、元器件连接的改装以及多层印制电路板内层印制导线的切断等。1、电路板改装的原则一般而言，经过改装的产品质量不会下降，不应存在隐患，甚至产品质量更加优良。根据QJ2940A-2001中的相关规定，印制电路板改装应遵循如下原则：任何一块印制电路板组装件上任意25 cm2面积内，改装总数应不超过2处；只有在不改变印制电路板结构尺寸的情况下方可增添元器件；元器件导线应套以相应的绝缘材料；引线加长应有限制，以防止随后的振动问题；加长导线上的第一个粘接点，离元器件对导线的焊点的距离应不大于15 mm。2、常见的电路板改装方法（1）元器件的增添：传统的元器件的增添方法通常可分为：在印制电路板焊接面安装增添元器件，在印制板元件面安装增添元器件，在接线端子上安装增添元器件，使用粘固胶安装增添元器件，以及通过邻近元器件的引线安装增添元器件等几种方法。上述方法需根据实际情况灵活选择。（2）元器件连接的改装：元器件连接的改装一般包括以下几种方法：与加长的元器件引线缠绕相连后的焊接；元器件引线与安装在现成孔中的直立引线相焊接；安装双列直插封装元器件，在切头引线上焊或不焊连线（只有当需要切头的引线不超过双列直插封装每一侧引线数的三分之一时，本方法方可使用）；安装在切头引线上焊或不焊连线连接器；插有扁平截面引线的金属化孔中增加一条连线；在扁平封装器件的引线上增加一条连线；元器件引线的绝缘。二、实际电路板改装案例分析1、电路板改装需要考虑的问题在实际工作中，需要在一块焊装好的印制电路板上加装4个上拉电阻（该印制电路板已经进行过敷形涂覆及点胶加固处理）。在改装前我们主要考虑了以下几个方面因素。（1）加装电阻的封装形式：可供选择的电阻封装形式有插装和表贴两种。其中插装电阻直接引线方便，但体积相对较大、质量相对较沉，加装后需要重点考虑其力学加固的方式，如果力学加固不当很容易在后续的力学振动试验中出现问题。表贴电阻引线相对不便，但其体积小、质量轻，易于进行力学加固，因此以何种方式焊接引出线是其需要着重考虑的问题。（2）粘固胶的选择：对于加装元器件的力学加固是必须考虑的工艺环节。一般而言，可以考虑机械加固和粘固两种方式。由于机械加固通常需要打孔破坏印制电路板，因此常选用粘固方式对加装件进行力学加固。常见的可供选择的粘固胶主要有两种—硅橡胶与环氧树脂胶。其中，硅橡胶粘接强度不及环氧树脂，但固化过程中释放应力较小，其自身弹性较大，具备一定的力学减震效果；环氧树脂胶粘接强度大，但其固化过程中释放应力也较大，使用不当容易拉断金属化孔及损伤粘固的元器件。两者各有利弊，需要根据实际情况进行选择。如当元器件密集、金属化孔较多时宜选用硅橡胶粘固；当空间相对充裕、金属化孔不多时，宜选用环氧树脂胶粘固。（3）粘固位置的选择：粘固位置应选择在宽敞、金属化孔较少、尽量远离边框的位置；所粘固的位置不能与其他元器件、机械安装框、散热框架发生干涉。同时，所粘固的位置还要兼顾引出线与引出线目标焊接点之间的距离，这个距离越近越好。（4）走线路经的选择：从电阻引出线到目标点之间的走线路径也是一个必须考虑的问题。一般而言，引出线不应跨越其他元器件本体、焊盘及焊点，如必需跨越则必须采取可靠的绝缘措施。同时，导线两端焊点不应受明显的导线应力作用，连接导线应在导线路径确定后进行预成形处理，确保其自身应力作用降低到最小。2、电路板改装方案的确定改装方案的确定应从待改装的印制电路板组装件实际情况出发，全面、均衡地考虑各方面因素。这里，我们采用了“加装小电阻板”的改装方案—利用制作的小电阻板焊接贴片0805封装电阻，电阻板示意图如图1所示。电阻板与被改装板之间采用HY914双组分环氧树脂胶粘固，其示意图如图2所示。采用“加装电阻板”的方法，主要优点如下：其一，加装元器件焊点可靠。在电阻板上，加装的电阻元件能够正常焊接于焊盘上，引出线焊接在引出线焊盘上，这些焊点与正常焊接时形成的焊点无异，因此在电阻板焊接环节不会增加不可靠因素。其二，电阻板与改装电路板之间的粘接。由于两电路板均为FR4基材，因此在粘接完成后，材料间的热膨胀系数的不匹配性大大降低。这在很大程度上降低了印制电路板基材、元器件、粘固胶之间热膨胀系数不一致而导致元器件损坏风险（传统的改装方法是将元器件直接粘贴于印制电路板表面）。3、电路板改装工艺流程印制电路板改装工艺流程分为装前准备、电阻板焊接、清洗等14个工序，如图3所示。（a）装前准备。装前，应将改装所需的工具、材料备齐待用。（b）电阻板焊接。电阻板焊接采用OK 037烙铁头，焊接时间2~3 s，焊接过程采用R型助焊剂。（c）清洗。清洗采用无尘布蘸取酒精手工擦洗，擦洗后焊点应外观光亮、润湿良好，印制电路板应无松香、焊锡残渣等残留。（e）焊点检验。（e）粘接：印制电路板粘接首先采用HY914环氧树脂胶，在粘接面双侧涂胶，涂胶应均匀，胶量应适当，以粘接后无溢出为宜，而后固化4 h。待HY914完全固化后，采用GD414单组份室温硫化硅橡胶均匀涂于电阻板四周，胶液应覆盖电阻板上边缘，固化21 h。（f）导线处理：导线采用瑞侃0.15 mm2镀银导线。量取从电阻板引出点至目标点的合适线长，剥头、搪锡备用。量取线长时应充分考虑走线路径，尽量避免将线缆置于元器件本体上方、焊点上方、元器件引线上方、金属接地孔上方等位置。如确实无法避开上述位置，则必须采取必要的绝缘措施，禁止导线与上述位置直接接触。（g）去漆。原三防漆选用的是DBSF6101，该漆的稀释剂为V（甲苯）∶V（正丁醇）∶V（醋酸丁酯）=2∶1∶1混合液。这里，选用其稀释剂作为去漆剂。用无尘布蘸取少量去漆剂反复擦拭目标焊点表面，以达到去漆效果。擦拭时间需控制在15 min以内，长时间的浸泡会导致印制电路板焊盘松动，进而影响电气连接的可靠性。（h）引出线安装。将连接线一端焊接于电阻板引出线焊盘，一端焊接于目标焊点。（i）清洗。焊接完成后，将焊点及其周边的助焊剂残留物等擦拭干净。（j）焊点检验。检验焊点是否存在错焊，在5倍放大镜下，焊点是否光亮、润湿良好。（k）补漆。对电阻板、引线焊点等位置补涂三防漆，并自然晾干24 h。（l）导线粘固。对引出线出线位置进行点胶加固处理，另引出线每隔1 cm进行粘固。（m）检验。检验连接关系是否正确，粘接胶体是否完全固化，是否存在漏涂漆部位，是否存在焊锡残渣、胶粒等多余物。（n）拍照。应拍摄改装后印制电路板全景及局部多角度图片，备查。三、电路板试验验证改装完成后，需要进行试验验证工作。该印制电路板进行了板级温度循环试验和随机力学振动试验。这里，选择板级试验条件、温度循环试验条件为：温度范围-40~75℃；升温速率10℃/min，降温速率5℃/min；保持高温时间2 h，低温1.5 h；循环次数10次。力学试验条件为：20~80 Hz，+3 dB/oct；80~350 Hz，0.04g2/Hz（g为重力加速度）；350~2 000 Hz，-3 dB/oct；总均方根值6.06；加载方向，Z向；振动时间，温度循环前5 min，温度循环后进行15 min。经过上述温度及力学环境试验后，印制电路板，特别是印制电路板的改装部分外观检测正常，通电测试正常，进而证明了该改装方法可靠、有效。总结印制电路板组装件的改装是一项不确定性强、状态复杂多变、工艺实施路线多样的工作。这就更需要工艺人员集思广益，充分考虑各种利弊因素，优中选优，拿出最佳的工艺实施方案。此外，改装实属迫不得已之手段，在研制进度、经费等条件允许的情况下，应优先考虑重新排布印制电路板以确保产品质量。以上就是我们a8体育免费观看为您介绍的一种印制电路板改装工艺方法。如果您有智能电子产品的软硬件功能开发需求，可以放心交给我们，我们有丰富的电子产品定制开发经验，可以尽快评估开发周期与IC价格，也可以核算PCBA报价。我们是多家国内外芯片代理商，有MCU、语音IC、蓝牙IC与模块、wifi模块。我们的拥有硬件设计与软件开发能力。涵盖了电路设计、PCB设计、单片机开发、软件定制开发、APP定制开发、微信公众号开发、语音识别技术、蓝牙wifi开发等。还可以承接智能电子产品研发、家用电器方案设计、美容仪器开发、物联网应用开发、智能家居方案设计、TWS方案开发、蓝牙音频开发、儿童玩具方案开发、电子教育产品研发。
07-21

2021

印刷电路板草图设计

所谓印制电路板的草图，是能够准确地反映元器件在印制电路板的位置与连接的设计图，是指绘制黑白底图的依据。在草图中，要求焊盘的位置、焊盘的间距、焊盘间的相互连接、印制导线的走向及形状、整板的外形尺寸等，均应按印制板的实际尺寸(或按一定的比例)绘制出来，以作为印制板的依据。绘制草图是把印制板图形化的关键和主要工作量。草图的设计，可以用手工设计，也可以用计算机辅助设计，手工设计要求在图纸上设计草图。采用计算机设计印制板，虽然可以不用在纸上设计草图，直接在计算机上绘制黑白底图，但草图的设计原则仍然要体现在CAD软件的应用过程中。手工设计一般是在尺寸固定的网格纸上准确地标出连接盘(焊盘)和孔的位置、尺寸、导电图形、导线宽度和间距等一系列要求，并可以加文字说明。计算机辅助设计(CAD)，借助CAD软件根据电路原理图及导线表将印制电路板的结构参数、电气要求、设计规则和元件目录表等设计数据输入计算机。计算机按照这些指令自动完成布线、图形编制、网表产生、设计规定校验等功能。其结构图形可由终端显示，并可人机交互修改设计，完成以后提供一系列数据磁带(磁盘)。草图通常包括以下几种图纸:布设草图、原版图形(或称导电图形图，以图纸或CAD图形数据的形式，交给印制电路板生产厂家)、阻焊图、标记字符图、机械加工图和装配图等。布设草图是设计印制电路板的关键。根据布设草图，再设计机械加工图、电气装配图和照相底图。根据照相底图设计阻焊图、标记字符图(简称字符图)。布设草图是根据电原理图或逻辑图的要求，标出印制电路板上所有尺寸范围和网格位置的一个技术文件。它包括导电图形、元器件尺寸和类型、孔的位置以及制造印制电路板必须的说明，可以用一张或多张草图标明。一般情况下，印制电路板图形和设计数据尽可能放在一张草图上表示。一、印刷电路板草图设计的原则完成准备工作后，就可以开始绘制草图了。除了应该注意处理各类干扰并解决接地问题以外，草图排版设计主要原则是保证印制导线不交叉接地连通。要做好这一点并不容易，草图设计的主要工作量也在于绘制不交叉单线图。通过重新排列元器件的位置，使元器件在同一平面上按照电路连通，并且彼此之间的连线不能交叉。如果遇到交叉就要重新调整元器件的排列位置和方向，来解决或避免这种情况。所以，在草图设计时，首先要绘制不交叉的单线图。1.1绘制不交叉单线图时的注意事项1)元器件是安装在元件面的，它与焊接面成镜像关系，对于多引线元器件要特别注意。2)印制导线都有一定的宽度及间距要求。分立元件导线一般约为1.5～3.0mm，导线间距由导线间的绝缘电阻和击穿电压决定。当绝缘电阻超过20 MΩ时，两线间距为1.5mm，允许工作电压为300 V，两线间距为1.0mm，允许工作电压为220 V。因此，在画单线不交叉图时，导线间的间距不能太密。3)原理图的绘制一般以信号流经过程及反映元器件在图中的作用为原则，以便于对线路的分析与阅读，而从不考虑元件的尺寸、形状以及引线的排列顺序，因而原理图中走线交叉现象较多。这对读图毫无影响，但在印制板中交叉现象是不允许的。因此在排版中，首先要绘制单线不交叉图，通过重新排列元器件的位置，使元器件在同一平面上彼此间的连线不交叉，如遇交叉，可通过重新排列元器件的位置与方向来解决。当很难避免导线交叉时，可以适当加大元器件间距和跨距，也可采用“短接线”法，实在复杂时，可以采用双面板。画单线不交叉的时，先用铅笔画，逐步调整布局，直到符合电原理图为止。在设计过程的开始阶段，不要过早的定死每个元器件的排列位置和方向，来解决或避免这种情况(导线交叉)。在较复杂的电路中，有时完全不交叉是困难的，如为了解决2条导线不交叉而使一条转弯抹角，变得很长，这在设计中应尽量避免，因为这不仅增加了印制线的密度，而且很可能因为线长而产生电路中的干扰。为此，可以采用“飞线”来解决印制导线过长的问题，但“飞线”不宜过多。“飞线”即在印制线的交叉处切断一根，从板的元件面用一根短接线连接，这种现象只有在迫不得已的情况下偶然使用。如“飞线”过多，便会影响板的质量，不能算是成功的作品。不交叉单线图基本完稿后，即可以着手绘制排版草图。要求元器件的位置及尺寸大体固定。印制导线排定，并尽量做到短、少、疏。通常需要几经反复，多次调整元器件位置和方向，才能达到满意的结果。为了制作印制板的黑白底图，应该绘制一张正式排版草图。要求版面尺寸、焊盘位置、印制导线的连接与走向、板上各孔的尺寸及位置等，都要与实际版面相同，并明确地标出来。图的比例可根据印制板上图形的密度和精度决定，可以取1∶1，2∶1，4∶1等不同比例。1.2分析电路原理图对原理设计思想以及整机运用等技术资料的分析程度，决定了在印制电路设计过程中的主动性。通过对原理图的分析应达到以下目的。1)找出线路中可能的干扰源，以及易受干扰的敏感元件。2)熟悉原理图中出现的每个元器件，掌握每个元器件的外形尺寸、封装形式、引线方式、管脚排列顺序和各管脚功能及其形状等，确定哪些元件因发热而需安装散热片并计算散热面积，确定哪些元件装在板上，哪些在板外等。3)确定印制板的种类:单面或双面。单面:常用于分立元件电路，因为分立元件引线少、排列位置便于灵活变换。双面:多用于集成电路较多的电路，特别是以双列直插封装式器件。因为器件引线间距小，数目多(少则8脚，多则40脚或更多)，单面布设印制线不交叉十分困难，较复杂的电路几乎无法实现。4)确定元器件的安装方式、排列方式及焊盘走线形式。根据不同特点常有如下对应关系:元件卧式安装→规则排列→圆形焊盘，元件立式安装→不规则排列→岛形焊盘。5)确定对外连线方式。二、绘制PCB草图的步骤2.1 单面印制板草图的绘制按着草图尺寸，取方格纸或坐标纸(应留有一定的余量)。画出版面轮廓尺寸，并在轮廓下留出一定的空间，用于说明图纸的技术要求。板面的四周留出一定的空白距离(一般为5～10mm)不设焊盘与导线。绘制板上各工艺孔(包括印制板基板上各元器件的固定孔)，工艺孔中心一般取在坐标网格交点上。用铅笔画出各个元器件外形轮廓(应按单线不交叉草图上元器件的位置顺序画)，注意应使各元器件轮廓尺寸与实物对应，元器件的间距要均匀一致。使用较多的小型元器件可不画出轮廓图，如电阻、小电容、小功率晶体管等，但要做到心中有数。确定并标出各焊盘的位置，有精度要求的焊盘要严格按尺寸标出，无尺寸要求的应尽量使元器件排列均匀、整齐(在规则排列中更应注意)。布置焊盘的位置不要考虑焊盘间距是否整齐一致，而应根据元器件大小形状而定，最终应保证元器件装配后间距均匀、整齐、疏密适中。为了简便起见，勾画印制导线，只需用细线标明导线走向及路径即可，不需要按印制导线的实际宽度画出，但要考虑导线之间的距离。将铅笔绘制的草图反复核对无误后，用绘图笔重描焊点及印制导线，描后擦掉元件实物轮廓图，使草图清晰明了。标明焊盘尺寸及导线宽度，注明印制板的技术要求。技术要求内容如下:1)焊盘外径、内径、导线宽度、焊盘间距及公差；2)板料及板厚；板的外形尺寸及公差；3)板的镀层要求(指镀金、银、铅锡合金等)；4)板面助焊剂、助焊剂的使用；5)其它具体要求等。2.2 双面印制板草图的绘制双面板除与上述单面印制板草图的设计绘制过程外，还应考虑下面几点。元器件布在一面(A面)，主要印制导线布在无元件面(B面)，两面印制导线应尽量避免平行布设，应力求互相垂直，以减小干扰。两面印制导线最好分别布在两面，如在一面绘制，应用两种颜色以示区别，并注明分别在哪一面。两面对应的焊盘要严格一一对应，方法可通过扎针穿孔法，将一面焊盘中心引到另一面。在绘制元件面导线时，注意避开元件外壳，屏蔽罩等。两面彼此间需要连接的印制线，需用金属化孔实现。2.3 电路板草图绘制的注意事项在绘制印制电路板草图时，应注意以下事项。1)熟悉电路原理。所谓熟悉电路原理，即知晓电路的组成及工作原理，如信号的来龙去脉，工作电流流向以及元器件之间、单元电路之间的关系，以确保布线时的电气性能。2)收集元器件资料。为确保元器件位置大小与正确排列，对电路中元器件、配件的外形尺寸和安装尺寸，引脚排列等情况，尽量收集全面，以供实施布线时参阅。3)确定固定件位置。固定件是指印制电路板与机壳相对位置，电路中的电位器、可变电容、电池极片、拉线滑轮以及印制电路板固定孔等不能随意地改变位置，以防布线后将其印制线损坏或重新布线对于固定件位置，除标出其外形或轮廓、定位其尺寸外，还应标出焊点。对于部分“地盘”被固定件“占据”时，应适量留出一定宽度的边缘备用。4)选择草图比例和草图样张。印制电路板的草图是制作印制电路板的依据。为制作草图方便、精确，印制电路板的草图通常比实物放大，绘制好后再拍照复印缩小成1∶1的比例，则绘制中的不足可以被缩小，得到相应的补偿。常用比例为放大一倍(即2∶1)或放大5倍(即5∶1)。放大倍数是依据连线或焊盘间的距离而定。为绘制的印制电路板草图准确、布线合理清洁、美观，最好采用浅色坐标纸。当坐标纸大格为10mm×10mm，小格为2.5mm×2.5mm，选其2.5∶1比例时，大格相当于已于4mm×4mm，小格相当于已于1mm×1mm，其他比例以此类推。总结综上所述，我们即可设计出符合要求的印制电路板的草图，完善了PCB的设计过程。以上就是我们a8体育免费观看为您介绍的印制电路板的草图设计方法。如果您有智能电子产品的软硬件功能开发需求，可以放心交给我们，我们有丰富的电子产品定制开发经验，可以尽快评估开发周期与IC价格，也可以核算PCBA报价。我们是多家国内外芯片代理商：松翰、应广、杰理、安凯、全志、realtek，有MCU、语音IC、蓝牙IC与模块、wifi模块。我们的拥有硬件设计与软件开发能力。涵盖了电路设计、PCB设计、单片机开发、软件定制开发、APP定制开发、微信公众号开发、语音识别技术、蓝牙wifi开发等。还可以承接智能电子产品研发、家用电器方案设计、美容仪器开发、物联网应用开发、智能家居方案设计、TWS耳机开发、蓝牙耳机音箱开发、儿童玩具方案开发、电子教育产品研发。
07-20

2021

差分线对PCB设计

差分线对的PCB设计要点差分线对是指一对存在耦合的传输线。差分信号的传输是利用两个输出驱动来驱动差分线对，一根携带信号，另一根携带它的互补信号。我们需要的就是差分线对间的电压差，它携带着要传输的信息。一、差分信号传输的优点差分信号传输与单端信号传输相比有很多优点：（1）抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消；（2）能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少；（3）时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路设计。对于PCB工程师来说，最关注的还是如何确保在实际布线中能完全发挥差分信号的优势。接触过PCB设计的人都会了解差分布线的一般要求，那就是“等长、等距”。但所有这些规则都不是用来生搬硬套的，不少工程师似乎还没有对差分线对的实际设计处理做过深入分析。下面就重点讨论一下PCB差分信号PCB设计中几个常见的要点。二、差分线对PCB设计要点2.1等长等长是为了使每根线上的信号传输时延相同，来确保两个差分信号时刻保持极性相反。两条传输线上的任何时延差别都会使部分差分信号变成共模信号，严重影响信号质量。等长就是使差分线对的两根信号线布线长度尽量相同。通常对于高速差分信号等长的匹配要求是±10 mils之内。当然，这是一个较高的要求，真实的数值我们可以通过信号允许错位（skew，芯片手册上可以查到）和信号传输时延（一般180皮秒每英寸）来计算。由于器件布局、引脚分布等原因，直接布线生成的差分线对大多数情况都不等长，这就需要进行手动绕线。手动绕线一般在芯片引脚处进行，目的是减少差分线对阻抗不连续点。图1展示了两种常用的绕线方式。2.2等距等距是为了保证差分线对之间差分阻抗的连续性，减少反射。差分阻抗是设计差分对的重要参数，如果不连续,就会影响信号完整性。差分阻抗可以看做两个单端信号线的等效阻抗串联，通常单端信号线的等效阻抗为50Ω，所以一般情况下差分阻抗都应保持在100Ω。等距就是使差分线对间的距离保持相等（即平行走线），保证差分线对全程的差分阻抗不改变。差分阻抗和差分线对的线宽、线间距、印制板层叠顺序、介质的介电常数等诸多参数有关，其中某些参数只有印制板生产厂商才能提供，因此印制板设计者应与生产厂商共同协商决定线间距等参数。值得注意的是，一个差分信号在多层PCB的不同层传输时(特别是内外层都走线时)，要及时调整线间距来补偿因为介质的介电常数变化带来的特性阻抗变化。与不等长相比，不等距对信号完整性的影响较小。当等长与等距规则冲突时，应优先满足等长。2.3差分线对与印制板层叠PCB板的层叠设置和信号的耦合以及屏蔽都有着密切的关系。有一种观点认为差分线对彼此为对方提供回流途径，因此差分信号不需要地平面作为回流路径，这是一个错误的认识。一般差分走线之间的耦合较小，往往只占10%～20%的耦合度，更多的还是对地的耦合，所以差分走线的主要回流路径还是存在于地平面。在PCB设计中，差分信号要求至少紧邻一个地平面，两侧都能紧邻地平面最好。推荐层叠方式如图2所示，信号质量从左到右依次降低，但都能满足基本要求。同高速单端线路一样，差分线对也对参考地平面有完整性要求。即差分线对经过的路径上，其参考地平面必须保证连续，不能出现分割，如图3所示。2.4差分线对与其它信号的距离控制差分线对和其它信号间的距离，可以有效减少其它信号对差分线对的干扰和抑制EMI。我们知道，电磁场能量是随着距离平方递减的，一般差分线对和其它信号间的距离大于差分线宽的4倍或差分线对间距的3倍（取其数值大者）以上时，它们之间的影响就极其微弱了，基本可以忽略。公式如下：L>4w且L>3d，其中，L：差分线对和其它信号间的距离；w：差分线的线宽；d：差分线对的线间距。这里，其它信号包括其它差分线、单端线、信号平面等。同时，差分线对和其参考平面边沿的距离也应按照上述方式进行计算，这样做的目的是保证两条差分线的对称性，减少共模噪声，如图4所示。2.5差分线对的端接给差分线对增加端接电阻是保证差分传输线阻抗匹配的一种有效方法。终端匹配电阻的控制要根据不同的逻辑电平接口，来选择适当的电阻网络和负载并联，以达到阻抗匹配的目的。目前最常用的差分信号有LVDS和LVPECL两种，下面就分别介绍这两种信号的端接方式。（1）LVDS信号：LVDS是一种低摆幅的差分信号技术，其传输速率一般在几百Mb/s以上。LVDS信号的驱动器由1个驱动差分线的电流源组成，通常电流为3.5 mA。端接电阻一般只要跨接在正负两路信号的中间就可以了，如图5所示。（2）LVPECL信号：LVPECL电平信号也是适合高速传输的差分信号电平之一，其传输速率可达到1 Gb/s。它的每一单路信号都有一个比信号驱动电压小2 V的直流电位，因此应用终端匹配时不能在正负两条差分线之间跨接电阻，而只能将每一路进行单端匹配，如图6所示。要注意的是，随着微电子技术的发展，很多器件生产商已经可以把终端匹配电阻做到器件内部（在芯片手册上可以查到），以减少PCB设计者的工作。此时就不能再进行端接了，否则反而会影响信号质量。2.6其它要注意的问题在进行差分线对的PCB设计时，还应注意以下问题：尽量减少使用过孔和其他一些引起阻抗不连续的因素；不要使用90°折线，可用圆弧或45°折线代替；必要时在不同差分线对之间加地平面隔离以防止相互问的串扰；不要只是保证走线总长度相等，而是尽量做到走线的每一段都相等（针对阻抗不连续点划分，如插座）；如非必要，尽量不要在差分线上增加测试焊盘。总结差分线对以其优异的性能逐渐成为高速数字电路设计中的常用手段。在高速数字PCB设计中，运用差分线对传输高速信号，一方面在对PCB系统的信号完整性和低功耗等方面大有裨益，另一方面也给的PCB设计者的水平提出了更高要求。作为PCB设计工程师应该深刻理解传输线理论的有关概念，仔细分析各种畸变现象的原因，找出合理有效的解决办法；还要不断把工作中积累的一些经验加以总结，才能够取得满意的设计效果。以上就是我们a8体育免费观看为您介绍的差分线对的PCB设计要点。如果您有智能电子产品的软硬件功能开发需求，可以放心交给我们，我们有丰富的电子产品定制开发经验，可以尽快评估开发周期与IC价格，也可以核算PCBA报价。我们是多家国内外芯片代理商：松翰、应广、杰理、安凯、全志、realtek，有MCU、语音IC、蓝牙IC与模块、wifi模块。我们的拥有硬件设计与软件开发能力。涵盖了电路设计、PCB设计、单片机开发、软件定制开发、APP定制开发、微信公众号开发、语音识别技术、蓝牙wifi开发等。还可以承接智能电子产品研发、家用电器方案设计、美容仪器开发、物联网应用开发、智能家居方案设计、TWS耳机开发、蓝牙耳机音箱开发、儿童玩具方案开发、电子教育产品研发。
07-18

2021

常见SMT设计问题

虽然SMT在我国已有二十几年的应用历史，但是由于种种原因，在一些以设计生产多品种小批量产品为特点的企业中，PCB设计人员还存在对SMT生产设备和工艺不熟悉、不能很好地应用PCB设计规范和可制造性概念比较模糊的情况。导致在实际设计产品时对制造工艺流程的选择、元器件与PCB材料的选择、焊盘设计、PCB布局设计、热设计、应力设计和可测试性设计等方面缺乏实践经验，需要反复多次修改或重新设计。不良设计在SMT生产制造中带来的质量缺陷隐患非常大，如果PCB布线设计不符合规范要求，会造成可制造性差，增加工艺流程和工艺难度，影响设备利用率，降低生产效率，浪费工时，拖延工期，最严重的是会造成大量焊接缺陷，势必会进行PCBA维修。我们知道返修就会带来质量隐患，可能会损坏元器件（有的元器件是不可逆的）和印制电路板，直接影响到产品的可靠性。最差情况下会导致改版或重新设计，延长产品实际开发周期。SMT印制电路板设计中的常见问题有：没有设计基准标志、PCB工艺边、PCB外形和尺寸；元器件布局不合理；焊盘结构尺寸不正确；导通孔设计不正确；阻焊膜和丝印不规范；PCB材料、厚度和宽度尺寸比不合适；PCB外形不规则和没有制成拼板等。下面对此一一进行说明并在分析问题的同时提出正确设计要求。1、基准标志基准标志是为了纠正PCB加工和变形引起的误差，以及用于PCB定位和元器件定位。在整个SMT工艺流程中相关的自动化设备都需要利用PCB光板上设置的基准标志来作精度上的校准，如：贴片机、丝印机、AOI、飞针测试仪和全自动返修台等。生产中有的PCBA没有设置基准标志也上线组装了。我们知道，丝印机和贴片机除了可用标准形状基准标志，还可以选用通孔器件焊环、焊孔及贴装器件焊盘作为基准标志，但是因其制作不规范识别效果差，使用后存在很多问题，会造成批量返修。建议只要有SMD器件的PCB在布线时，都设置上基准标志。2、PCB工艺边PCB应留出一定的边缘便于设备的夹持，也就是工艺边。一般沿PCB焊接传送方向，两条边应留出至少5 mm的工艺边，在这个范围内不允许放置元器件和焊盘。工艺边一般设置在一对长边上即可。3、PCB尺寸太小为了提高贴装效率，在P C B外形尺寸小于7 0 mm×70 mm时应设计成拼板，对于某些异形板也需拼板。如图1所示，该板通过设计规范审查后制作了拼板，但是将工艺边加在了短边，应该将工艺边加在长边方向，即SMT生产线夹持传输方向。建议：当贴片机料位及供料器足够的前提下，将PCB的顶面和底面拼在同一面，可节约1块钢网制作费用，并减少一次更换贴片程序时间；另外也可以将一个项目中多块PCB拼在同一块大板中。这样就能够极大地提高贴装效率和产成品效率。4、焊盘宽度尺寸焊盘宽度偏小时会造成引脚焊接面小、焊锡量小、焊点强度不够、抗振动及导电性能差等。航天及军工产品要求焊盘宽度应于元器件引脚宽度相同或为其1.1倍，民品在高密度布线的限制下可缩小0.9倍。如图2为不合格设计，图3为合格设计。5、元器件放置位置当元器件靠近印制板边缘时会有下列问题：（a）不利于自动化装配；（b）机械应力集中；（c）周转过程中易损伤；（d）金属化孔和焊盘易被拉伤。一般要求在距工艺边、夹持边或印制板边缘3 mm内，不允许布放元器件。靠近印制板边缘布放元器件时，元器件长边应于印制板边平行。对于片式陶瓷电容，高温老化或使用一段时间，会发现其失效有一个共同特征，大多位于拼板边缘、螺钉和插座附近。靠近PCB边缘，如图4所示。失效表现形式，如图5和图6所示。6、元器件放置方向在大型器件的四周要留出一定的维修空间，便于返修设备加热头进行操作。靠近大型器件边缘布放元件时，元件长边应于器件边缘平行。如图7和图8所示。7、关键和贵重元件位置关键和贵重元件靠近高应力集中区域，易造成焊点疲劳或焊点断裂。不要将其布放在PCB的角和边缘，也不要靠近接插件、安装孔、槽、拼板的切割、豁口和拐角等处。如图9和10所示。BGA器件检测一般采用非破坏性的X射线检测方法。8、过孔焊盘上面不允许设置过孔。焊盘上有过孔会造成焊接时焊料熔化后通过过孔漏到金属化孔内或底层，引起焊点焊料过少、虚焊、竖碑和热应力等缺陷。过孔一般也不设置在器件下方，当器件封装小于0805时，易造成短路；当过孔作阻焊处理时，较厚的阻焊膜会将器件托起，造成脱焊、立碑和虚焊等。9、翼形引脚设计要求翼形引脚脚底应全部坐落在焊盘上。保证在引脚足跟部形成焊点，即主焊点，此处焊点是否形成，是保证该类型引脚焊接强度的关键点，保证焊盘伸出引脚足尖部0.3 mm以上。10、BGA布局要求早期设计规范要求不建议在双面放置BGA器件，但是现实应用中对电子产品的微薄轻需求越来越迫切。如案例产品中PCB顶面就设置了10个BGA器件，PCB底面设置了6个BGA器件，双面放置BGA器件已经成为常态。PCBA组装状态的焊点接合部温度循环寿命，同组装密度有很大关系，特别是在两面PCB相同位置同时组装阵列式端子场合，会使接合部位寿命降低50%左右。11、电连接器孔径比电连接器孔径比设置要合理。孔径比大，导致孔壁与引脚间隙大焊接时易造成透锡短路。对于特殊情况，如J30J微矩形电连接器，焊接的最小间隙为0.136 mm，小于通孔器件焊接最小安全间隙0.2 mm，焊接时易造成连锡，可设置椭圆形孔，以增加两焊盘间的间隙，可达到0.25 mm，有效防止焊接时短路。工艺总结根据实际应用经验，采取以下8项措施，PCB设计规范化可在企业内部得到快速、全面和有效应用，消除不良设计，实现可制造性设计。（1）制定企业内部PCB设计规范标准（或指南）及评审制度；（2）设立企业内部PCB设计规范工艺设计师岗位；（3）购买专业PCB设计规范软件工具；（4）建立PCB设计人员培训计划和档案，确认从事PCB设计人员都经过了可制造性设计培训；（5）充分利用企业内部网络，建立快捷有效的PCB设计标准信息获取途径，建立PCB设计问题反馈、审批和批准快捷有效的实施流程；（6）建立PCB设计缺陷案例库，方便在日常工作中不同设计人员和工艺人员进行获取和更新的绿色通道；（7）PCB设计人员与SMT加工厂之间有效沟通和协作；（8）SMT加工厂向客户及时反馈，不断改进和完善产品PCB设计。以上就是我们a8体育免费观看为您介绍的SMT印制电路板设计常见问题及解决方法。如果您有智能电子产品的软硬件功能开发需求，可以放心交给我们，我们有丰富的电子产品定制开发经验，可以尽快评估开发周期与IC价格，也可以核算PCBA报价。我们是多家国内外芯片代理商，有MCU、语音IC、蓝牙IC与模块、wifi模块。我们的拥有硬件设计与软件开发能力。涵盖了电路设计、PCB设计、单片机开发、软件定制开发、APP定制开发、微信公众号开发、语音识别技术、蓝牙wifi开发等。还可以承接智能电子产品研发、家用电器方案设计、美容仪器开发、物联网应用开发、智能家居方案设计、TWS方案开发、蓝牙音频开发、儿童玩具方案开发、电子教育产品研发。

首页上一页 1 2 3 4 下一页末页

返回顶部